WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014188701) BOARD INSPECTION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/188701    International Application No.:    PCT/JP2014/002631
Publication Date: 27.11.2014 International Filing Date: 19.05.2014
IPC:
G01R 31/02 (2006.01), H05K 3/00 (2006.01)
Applicants: NIDEC-READ CORPORATION [JP/JP]; 10 Tsutsumisoto-cho, Nishikyogoku, Ukyo-ku, Kyoto-shi, Kyoto 6150854 (JP)
Inventors: YAMASHITA, Munehiro; (JP)
Agent: KITAMURA, Hideaki; c/o NIDEC CORPORATION, 338, Kuzetonoshiro-cho, Minami-ku, Kyoto-shi, Kyoto 6018205 (JP)
Priority Data:
2013-105984 20.05.2013 JP
Title (EN) BOARD INSPECTION METHOD
(FR) PROCÉDÉ DE VÉRIFICATION DE CARTE
Abstract: front page image
(EN)An inspection method that reduces the number of times an inspection is performed on multi-terminal wiring patterns is provided. A board inspection method is a method for inspecting wiring patterns of a sheet board that includes a plurality of unit boards, each having a plurality of multi-terminal wiring patterns, by connecting wiring patterns of at least two of the unit boards to a board inspection apparatus for performing electrical inspection, to determine quality of the wiring patterns. The method includes selecting one wiring pattern that is formed on one unit board and is targeted for inspection and another wiring pattern that is formed on another unit board in the same manner as the one wiring pattern, electrically connecting an arbitrary terminal of the one wiring pattern and an arbitrary terminal of the other wiring pattern to establish a short circuit between the one wiring pattern and the other wiring pattern, and performing an inspection for continuity between a terminal other than the arbitrary terminal of the one wiring pattern and a terminal other than the arbitrary terminal of the other wiring pattern.
(FR)L'invention concerne un procédé de vérification qui permet de réduire le nombre de vérifications à effectuer sur des schémas de câblage à bornes multiples. Un procédé de vérification de carte est un procédé permettant de vérifier des schémas de câblage d'une carte en feuilles qui comprend une pluralité de cartes unitaires, chacune comportant une pluralité de schémas de câblage à bornes multiples, par raccordement des schémas de câblage d'au moins deux des cartes unitaires à un appareil de vérification de carte afin d'effectuer une vérification électrique pour déterminer la qualité des schémas de câblage. Le procédé consiste à sélectionner un premier schéma de câblage qui est formé sur une carte unitaire et est ciblé pour être vérifié et un autre schéma de câblage qui est formé sur une autre carte unitaire de la même manière que le premier schéma de câblage, raccorder électriquement une borne arbitraire du premier schéma de câblage et une borne arbitraire de l'autre schéma de câblage pour établir un court-circuit entre le premier schéma de câblage et l'autre schéma de câblage, effectuer une vérification de continuité entre une borne autre que la borne arbitraire du premier schéma de câblage et une borne autre que la borne arbitraire de l'autre schéma de câblage.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)