WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014187348) METHOD AND DEVICE FOR PACKET PROCESSING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/187348    International Application No.:    PCT/CN2014/078190
Publication Date: 27.11.2014 International Filing Date: 22.05.2014
IPC:
H04L 12/701 (2013.01)
Applicants: ZTE CORPORATION [CN/CN]; ZTE Plaza Keji Road South,Hi-Tech Industrial Park, Nanshan District Shenzhen, Guangdong 518057 (CN)
Inventors: GU, Xia; (CN)
Agent: KANGXIN PARTNERS, P.C.; Floor 16,Tower A,Indo Building A48 Zhichun Road, Haidian District Beijing 100098 (CN)
Priority Data:
201310374710.6 23.08.2013 CN
Title (EN) METHOD AND DEVICE FOR PACKET PROCESSING
(FR) PROCÉDÉ ET DISPOSITIF DE TRAITEMENT DE PAQUETS
(ZH) 报文处理方法和装置
Abstract: front page image
(EN)Disclosed are a method and device for packet processing. The method comprises: before a pipeline architecture chip parses a packet, first field information of the packet is extracted on the basis of a first offset value; an instruction corresponding to the first field information is determined on the basis of the first field information; and, the instruction and the packet are transmitted to the chip for processing. The present invention solves the problem of degraded forwarding performance as a result of the pipeline architecture chip needs to execute multiple pipelines when processing the packet, thus increasing the forwarding efficiency of the pipeline architecture chip.
(FR)L'invention concerne un procédé et un dispositif de traitement de paquets. Le procédé comprend les étapes suivantes: avant analyse d'un paquet par un processeur à architecture pipeline, des premières informations de champ du paquet sont extraites en fonction d'une première valeur de décalage; une instruction correspondant aux premières informations de champ est déterminée en fonction desdites premières informations de champ; et l'instruction et le paquet sont transmis au processeur pour traitement. La présente invention résout le problème de dégradation des performances d'acheminement résultant de la nécessité pour le processeur à architecture pipeline d'exécuter plusieurs pipelines pendant le traitement du paquet, ce qui augmente l'efficacité d'acheminement du processeur à architecture pipeline.
(ZH)本发明公开了一种报文处理方法和装置,其中,该方法包括:在流水线架构的芯片解析报文之前,根据第一偏移值提取报文的第一字段信息;根据第一字段信息确定第一字段信息对应的指令;将该指令和该报文发送给该芯片处理。通过本发明,解决了流水线架构的芯片处理报文时需要执行多次流水线导致的转发性能下降的问题,提高了流水线架构的芯片的转发效率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)