WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014185441) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/185441    International Application No.:    PCT/JP2014/062790
Publication Date: 20.11.2014 International Filing Date: 14.05.2014
IPC:
G11C 29/42 (2006.01), G11C 11/401 (2006.01), G11C 11/407 (2006.01)
Applicants: PS4 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, Luxembourg L-2121 (LU).
SHIDO Taihei [JP/JP]; (JP) (US only)
Inventors: SHIDO Taihei; (JP)
Agent: WASHIZU Mitsuhiro; Daisan-Taiyo Bldg. 7th Floor, 5-1, Ginza 1-Chome, Chuo-Ku Tokyo 1040061 (JP)
Priority Data:
2013-104005 16.05.2013 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
Abstract: front page image
(EN)[Problem] To stop a writing operation when an error is present in write data. [Solution] The present invention comprises: a latch circuit (L20) which latches a data mask signal (DM) in response to a one-shot signal (NS), and changes the data mask signal (DM) to an active level in response to an error signal (ERR), which indicates that an error is present in write data (DQ), being at an active level; a buffer circuit (BF2) which outputs the data mask signal (DM) that has been latched by the latch circuit (L20), said data mask signal (DM) being output in response to a write clock signal (WCLK2); and a main amplifier (80) which outputs the write data (DQ) to an internal circuit on the condition that the data mask signal (DM) which has been output from the buffer circuit (BF2) is at an inactive level. The present invention can prevent the writing of erroneous write data, and is capable of preventing increased chip surface area.
(FR)Le problème décrit par la présente invention est d'interrompre une opération d'écriture lorsqu'une erreur est présente dans des données d'écriture. La solution selon l'invention porte sur un dispositif comprenant : un circuit de verrouillage (L20) qui verrouille un signal de masque de données (DM) en réponse à un signal monostable (NS), et modifie le signal de masque de données (DM) à un niveau actif en réponse au fait qu'un signal d'erreur (ERR), qui indique qu'une erreur est présente dans les données d'écriture (DQ), se trouve à un niveau actif; un circuit tampon (BF2) qui émet le signal de masque de données (DM) qui a été verrouillé par le circuit de verrouillage (L20), ledit signal de masque de données (DM) étant émis en réponse à un signal d'horloge d'écriture (WCLK2); et un amplificateur principal (80) qui émet les données d'écriture (DQ) vers un circuit interne à condition que le signal de masque de données (DM) qui a été émis à partir du circuit tampon (BF2) se trouve à un niveau inactif. La présente invention peut empêcher l'écriture de données d'écriture erronées, et permet d'empêcher une surface de puce accrue.
(JA)【課題】ライトデータに誤りが含まれている場合に書き込み動作を停止する。 【解決手段】データマスク信号DMをワンショット信号NSに応答してラッチするとともに、ライトデータDQに誤りが含まれていることを示すエラー信号ERRが活性レベルであることに応答してデータマスク信号DMを活性レベルに変化させるラッチ回路L20と、ラッチ回路L20にラッチされたデータマスク信号DMをライトクロック信号WCLK2に応答して出力するバッファ回路BF2と、バッファ回路BF2から出力されたデータマスク信号DMが非活性レベルであることを条件として、ライトデータDQを内部回路に出力するメインアンプ80とを備える。本発明によれば、誤ったライトデータの書き込みを防止できるとともに、チップ面積の増大を防止することが可能となる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)