WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014185294) INDUCTOR SIMULATION METHOD AND NONLINEAR EQUIVALENT CIRCUIT MODEL FOR INDUCTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/185294    International Application No.:    PCT/JP2014/062157
Publication Date: 20.11.2014 International Filing Date: 02.05.2014
IPC:
G06F 17/50 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventors: HIDAKA Seiji; (JP).
YAMANAGA Ko; (JP)
Agent: MINEGISHI Takeshi; 3rd Floor Hashizume Bldg., 18-4, Higashinihonbashi 2-chome, Chuo-ku, Tokyo 1030004 (JP)
Priority Data:
2013-102542 14.05.2013 JP
Title (EN) INDUCTOR SIMULATION METHOD AND NONLINEAR EQUIVALENT CIRCUIT MODEL FOR INDUCTOR
(FR) PROCÉDÉ DE SIMULATION DE BOBINE DE SELF, ET MODÈLE DE CIRCUIT ÉQUIVALENT NON LINÉAIRE POUR UNE BOBINE DE SELF
(JA) インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル
Abstract: front page image
(EN)In order to easily provide, with a simple configuration, an inductor simulation method and nonlinear equivalent circuit model which enable highly accurate and dynamic simulation of nonlinear characteristics during superimposition of direct current, the present invention represents the equivalent circuit of an inductor by using a series circuit of passive circuit elements (L1, R1). In addition, the rates of characteristic change (kL1(Idc), kR1(Idc)) for the passive circuit elements (L1, R1) during superimposition of direct current (Idc) are represented as the approximation function exp(f(x)) on the basis of actual measurement values. A reference current (Iref) measured by means of voltage source models (V0, V1) is referenced by a controlled current source (B1) connected in series to the passive circuit elements (L1, R1), and the rates of characteristic change (kL1(Idc), kR1(Idc)) are calculated in accordance with the reference current (Iref). Additionally, on the basis of the rates of characteristic change (kL1(Idc), kR1(Idc)) and the voltages during non-current superimposition (VL1, VR1), differential voltages (∆VL1(Idc), ∆VR1(Idc)) are caused to be generated and are caused to be superimposed upon the voltages during non-current superimposition (VL1, VR1), thereby simulating the nonlinear characteristics.
(FR)La présente invention vise à proposer une configuration simple d'un procédé de simulation de bobine de self et d'un modèle de circuit équivalent non linéaire adaptée pour simuler de façon dynamique et extrêmement précise des caractéristiques non linéaires durant l'application d'un courant continu. Afin d'atteindre l'objectif visé, l'invention présente un circuit équivalent d'une bobine de self sous la forme d'un circuit en série d'éléments de circuit passifs (L1, R1). En outre, les vitesses de changement des caractéristiques (kL1(Idc), kR1(Idc)) des éléments de circuit passifs (L1, R1) durant l'application d'un courant continu (Idc) sont présentées sous la forme de la fonction d'approximation exp(f(x)) basée sur des valeurs de mesurage réelles. Un courant de référence (Iref) mesuré au moyen de modèles de source de tension (V0, V1) est référencé par une source de courant contrôlée (B1) connectée en parallèle aux éléments de circuit passifs (L1, R1), et les vitesses de changement des caractéristiques (kL1(Idc), kR1(Idc)) sont calculées d'après le courant de référence (Iref). En outre, d'après les vitesses de changement des caractéristiques (kL1(Idc), kR1(Idc)) et des tensions durant la non application de tension (VL1, VR1), des tensions différentielles (∆VL1(Idc), ∆VR1(Idc)) sont amenées à être générées et à se superposer aux tensions durant la non application de courant (VL1, VR1), ce qui a pour effet de simuler les caractéristiques non linéaires.
(JA) 直流電流重畳時の非線形特性を精度高く動的にシミュレート可能なインダクタのシミュレーション方法および非線形等価回路モデルを単純な構成で簡単に提供する。このために本発明は、インダクタの等価回路を受動回路素子L,Rの直列回路を使って表す。また、直流電流Idcの重畳時における受動回路素子L,Rの特性変化率kL1(Idc),kR1(Idc)を実測値を基に近似関数exp(f(x))として表す。受動回路素子L,Rに直列に接続される制御電圧源Bにより、電圧源モデルV,Vによって計測される参照電流Irefが参照され、参照電流Irefに対応して特性変化率kL1(Idc),kR1(Idc)が算出される。そして、特性変化率kL1(Idc),kR1(Idc)および無重畳時電圧VL1,VR1に基づいて、差分電圧ΔVL1(Idc),ΔVR1(Idc)が発生させられ、無重畳時電圧VL1,VR1に重畳させられることで、非線形特性がシミュレートされる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)