WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014182433) MULTI-LAYER AMORPHOUS SILICON STRUCTURE WITH IMPROVED POLY-SILICON QUALITY AFTER EXCIMER LASER ANNEAL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/182433    International Application No.:    PCT/US2014/034938
Publication Date: 13.11.2014 International Filing Date: 22.04.2014
IPC:
C23C 16/44 (2006.01), H01L 21/205 (2006.01)
Applicants: APPLIED MATERIALS, INC. [US/US]; 3050 Bowers Avenue Santa Clara, CA 95054 (US)
Inventors: WANG, Qunhua; (US).
ZHAO, Lai; (US).
CHOI, Soo, Young; (US)
Agent: PATTERSON, B., Todd; Patterson & Sheridan, L.L.P. 24 Greenway Plaza, Suite 1600 Houston, TX 77046 (US)
Priority Data:
61/821,564 09.05.2013 US
14/049,197 08.10.2013 US
Title (EN) MULTI-LAYER AMORPHOUS SILICON STRUCTURE WITH IMPROVED POLY-SILICON QUALITY AFTER EXCIMER LASER ANNEAL
(FR) STRUCTURE DE SILICIUM AMORPHE MULTI-COUCHES AYANT UNE QUALITE DE POLYSILICIUM AMELIOREE APRES UN RECUIT PAR LASER EXCIMERE
Abstract: front page image
(EN)The embodiments described herein generally relate to methods for forming a multi-layer amorphous silicon structure that may be used in thin film transistor devices. In one embodiment, a method includes positioning a substrate comprising a buffer layer in a process chamber, the process chamber comprising a processing region, forming a plurality of amorphous silicon layers and annealing the amorphous silicon layers to form a polycrystalline silicon layer. Forming the plurality of layers includes delivering a silicon-containing precursor and a first activation gas to the processing region to deposit a first amorphous silicon layer over the buffer layer, the silicon-containing precursor and the first activation gas being activated by a plasma and maintaining a continuous flow of the silicon-containing precursor while delivering a second activation gas, without the first activation gas, to the processing region to deposit a second silicon layer on the first silicon layer.
(FR)Les modes de réalisation décrits dans la description concernent généralement des procédés de formation d'une structure de silicium amorphe multi-couches qui peut être utilisée dans des dispositifs de transistor en couches minces. Dans un mode de réalisation, un procédé comprend le positionnement d'un substrat comprenant une couche tampon dans une chambre de traitement, la chambre de traitement comprenant une région de traitement, la formation d'une pluralité de couches de silicium amorphe et le recuit des couches de silicium amorphe pour former une couche de silicium polycristallin. La formation de la la pluralité de couches comprend l'introduction d'un précurseur contenant du silicium et d'un premier gaz d'activation dans la région de traitement pour déposer une première couche de silicium amorphe sur la couche tampon, le précurseur contenant du silicium et le premier gaz d'activation étant activés par un plasma et le maintien d'un écoulement continu du précurseur contenant du silicium tout en introduisant un second gaz d'activation, sans le premier gaz d'activation, dans la région de traitement pour déposer une seconde couche de silicium sur la première couche de silicium.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)