WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014181815) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/181815    International Application No.:    PCT/JP2014/062317
Publication Date: 13.11.2014 International Filing Date: 08.05.2014
IPC:
H01L 21/8242 (2006.01), H01L 27/108 (2006.01)
Applicants: PS4 LUXCO S.A.R.L. [LU/LU]; 208, Val des Bons Malades, Luxembourg L2121 (LU) (AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BN, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CL, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IR, IS, IT, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SI, SK, SL, SM, SN, ST, SV, SY, SZ, TD, TG, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
SAKO, Nobuyuki [JP/JP]; (JP) (US only).
HASUNUMA, Eiji [JP/JP]; (JP) (US only).
OTSUKA, Keisuke [JP/JP]; (JP) (US only)
Inventors: SAKO, Nobuyuki; (JP).
HASUNUMA, Eiji; (JP).
OTSUKA, Keisuke; (JP)
Agent: IKEDA, Noriyasu; Hibiya Daibiru Bldg., 2-2, Uchisaiwaicho 1-chome, Chiyoda-ku, Tokyo 1000011 (JP)
Priority Data:
2013-099519 09.05.2013 JP
Title (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abstract: front page image
(EN)A method for manufacturing a semiconductor device, wherein: a electroconductive layer including a protruding part having a top face and side faces is formed on a semiconductor substrate; a plate electrode layer, a mask layer, and a photoresist layer are conformally formed in that order on the electroconductive layer; the photoresist layer is patterned to expose a part of the mask layer so that the portions of the photoresist layer facing the top face and side faces of the protruding part are caused to remain; the mask layer is etched using the patterned photoresist layer as a mask; the exposed portions of the mask layer are removed; the edge sections of the mask layer thus formed are caused to recede; and the mask layer remaining after etching is used as a mask in etching the plate electrode layer.
(FR)L'invention concerne un procédé de fabrication de dispositif semi-conducteur, dans lequel: une couche électro-conductrice comprenant une partie protubérante ayant une face supérieure et des faces latérales est formée sur un substrat semi-conducteur; une couche d'électrode en plaque, une couche de masque et une couche de photorésine sont formées conformément dans cet ordre sur la couche électro-conductrice; des motifs sont formés dans la couche de photorésine afin d'exposer une partie de la couche de masque de sorte que les parties de la couche de photorésine faisant face à la face supérieure et aux faces latérales de la partie protubérante demeurent; la couche de masque est attaquée en utilisant la couche de photorésine avec motifs en qualité de masque; les parties exposées de la couche de masque sont retirées; les sections marginales de la couche de masque ainsi formée se retirent; et la couche de masque restant après l'attaque est utilisée comme masque lors de l'attaque de la couche d'électrode en plaque.
(JA) 半導体装置の製造方法は、半導体基板の上に、上面及び側面を有する突出部を含む導電層を形成し、導電層の上に、プレート電極層、マスク層及びホトレジスト層をコンフォーマルに順次形成し、ホトレジスト層の突出部の上面及び側面に対向する部分を残留させるように、ホトレジスト層をパターニングしてマスク層の一部を露出させ、パターニングされたホトレジスト層をマスクとしてマスク層をエッチングし、マスク層の露出部分を除去するととともに、それによって形成されるマスク層の縁部を後退させ、エッチング後に残るマスク層をマスクとしてプレート電極層をエッチングする。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)