WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2014181665) SEMICONDUCTOR ENERGY RAY DETECTING ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ENERGY RAY DETECTING ELEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2014/181665    International Application No.:    PCT/JP2014/061065
Publication Date: 13.11.2014 International Filing Date: 18.04.2014
IPC:
H01L 31/10 (2006.01)
Applicants: HAMAMATSU PHOTONICS K.K. [JP/JP]; 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558 (JP)
Inventors: YAMAMURA Kazuhisa; (JP).
KAMADA Shintaro; (JP)
Agent: HASEGAWA Yoshiki; SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Priority Data:
2013-099137 09.05.2013 JP
Title (EN) SEMICONDUCTOR ENERGY RAY DETECTING ELEMENT AND METHOD FOR PRODUCING SEMICONDUCTOR ENERGY RAY DETECTING ELEMENT
(FR) ÉLÉMENT DE DÉTECTION DE RAYON D’ÉNERGIE À SEMI-CONDUCTEURS ET PROCÉDÉ POUR PRODUIRE L’ÉLÉMENT DE DÉTECTION DE RAYON D’ÉNERGIE À SEMI-CONDUCTEURS
(JA) 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
Abstract: front page image
(EN)A semiconductor substrate (1) is prepared, said semiconductor substrate (1) including an element-forming region (2) and having main surfaces (1a, 1b) facing each other, and having a first semiconductor layer (3) that is positioned on the main surface (1a) side, a second semiconductor layer (5) that is positioned on the main surface (1b) side and has a higher impurity concentration than the first semiconductor layer (3), and a semiconductor region (7) that is positioned in the element-forming region (2) on the main surface (1a) side of the first semiconductor layer (3). A trench (17), which extends in the thickness direction of the semiconductor substrate (1) from the main surface (1a) and reaches the second semiconductor layer (5), is formed by etching, exposing the sides (2a) of the element-forming region (2). A film (21) comprising Al2O3 is formed in such a manner as to cover at least a surface of the first semiconductor layer (3), which is exposed as the sides (2a) of the element-forming region (2). The semiconductor substrate (1) is separated at the element-forming region (2).
(FR)L’invention consiste en la préparation d’un substrat à semi-conducteurs (1), ledit substrat à semi-conducteurs (1) comprenant une région de formation d’élément (2) et possédant des surfaces principales (1a, 1b) faisant face l’une à l’autre, et possédant une première couche de semi-conducteurs (3) qui est positionnée sur le côté de la surface principale (1a), une deuxième couche de semi-conducteurs (5) qui est positionnée sur le côté de la surface principale (1b) et qui possède une concentration d’impuretés plus élevée que la première couche de semi-conducteurs (3), et une région de semi-conducteurs (7) qui est positionnée dans la région de formation d’élément (2) sur le côté de la surface principale (1a) de la première couche de semi-conducteurs (3). Une tranchée (17), qui s’étend dans le sens de l’épaisseur du substrat de semi-conducteurs (1) depuis la surface principale (1a) et atteint la deuxième couche de semi-conducteurs (5), est formée par gravure, exposant les côtés (2a) de la région de formation d’élément (2). Un film (21) constitué de Al2O3 est formé de façon à couvrir au moins une surface de la première couche de semi-conducteurs (3), qui est exposée pour former les côtés (2a) de la région de formation d’élément (2). Le substrat à semi-conducteurs (1) est séparé au niveau de la région de formation d’élément (2).
(JA) 素子形成領域2を含み、且つ、互いに対向する主面1a,1bを有すると共に、主面1a側に位置する第一半導体層3と、主面1b側に位置し且つ第一半導体層3よりも高い不純物濃度を有する第二半導体層5と、第一半導体層3の主面1a側における素子形成領域2内に位置する半導体領域7と、を有する半導体基板1が準備される。素子形成領域2の境界となる少なくとも一部の領域に、主面1aから半導体基板1の厚み方向に延び且つ第二半導体層5に達する溝17がエッチングにより形成され、素子形成領域2の側面2aが露出する。素子形成領域2の側面2aとして露出する第一半導体層3の表面を少なくとも覆うように、Alからなる膜21が形成される。半導体基板1が素子形成領域2で個片化される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)