WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013161660) PACKAGE FOR HOUSING SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/161660    International Application No.:    PCT/JP2013/061473
Publication Date: 31.10.2013 International Filing Date: 18.04.2013
IPC:
H01L 23/04 (2006.01), H01L 23/08 (2006.01), H01R 13/66 (2006.01), H01R 33/76 (2006.01)
Applicants: KYOCERA CORPORATION [JP/JP]; 6, Takeda Tobadono-cho, Fushimi-ku, Kyoto-shi, Kyoto 6128501 (JP)
Inventors: TSUJINO, Mahiro; (JP)
Priority Data:
2012-097777 23.04.2012 JP
2012-274395 17.12.2012 JP
Title (EN) PACKAGE FOR HOUSING SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR DEVICE
(FR) BOÎTIER DESTINÉ À LOGER UN ÉLÉMENT SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体素子収納用パッケージおよび半導体装置
Abstract: front page image
(EN)A package (3) for housing a semiconductor element, the package (3) for housing a semiconductor element being provided with: a substrate (31) having on the upper surface a mounting region (R) for mounting a semiconductor element (2); a wiring conductor (32) formed on the substrate (31) from the mounting region (R) to the edge part of the substrate (31); a frame body (33) provided on the substrate (31) so as to surround the mounting region (R) and so that the edge part of the substrate (31) is exposed to the outer side of the frame body (33); and a connector member (34) provided on a side surface of the substrate (31) at a distance from the frame body (33) and electrically connected to the wiring conductor (32).
(FR)La présente invention a trait à un boîtier (3) destiné à loger un élément semi-conducteur, lequel boîtier (3) destiné à loger un élément semi-conducteur est équipé : d'un substrat (31) qui est doté sur sa surface supérieure d'une région de montage (R) permettant de monter un élément semi-conducteur (2) ; d'un conducteur de câblage (32) qui est formé sur le substrat (31) à partir de la région de montage (R) jusqu'à la partie de bordure du substrat (31) ; d'un corps de châssis (33) qui est prévu sur le substrat (31) de manière à entourer la région de montage (R) et de manière à ce que la partie de bordure du substrat (31) soit exposée sur le côté extérieur du corps de châssis (33) ; et d'un élément de connecteur (34) qui est prévu sur une surface latérale du substrat (31) à distance du corps de châssis (33) et qui est électriquement connecté au conducteur de câblage (32).
(JA) 半導体素子収納用パッケージ3であって、上面に半導体素子2を実装する実装領域Rを有する基板31と、基板31上に実装領域Rから基板31の端部にかけて形成された配線導体32と、基板31上に設けられた、実装領域Rを囲むとともに、基板31の端部を外側に露出させた枠体33と、基板31の側面に、枠体33と間をあけて設けられ、配線導体32に電気的に接続されたコネクタ部材34とを備えている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)