WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013161448) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/161448 International Application No.: PCT/JP2013/057742
Publication Date: 31.10.2013 International Filing Date: 18.03.2013
Chapter 2 Demand Filed: 17.12.2013
IPC:
H01L 29/78 (2006.01) ,H01L 29/12 (2006.01)
Applicants: FUJI ELECTRIC CO., LTD.[JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530, JP
NATIONAL INSTITUTE OF ADVANCED INDUSTRIAL SCIENCE AND TECHNOLOGY[JP/JP]; 3-1, Kasumigaseki 1-chome, Chiyoda-ku, Tokyo 1008921, JP
Inventors: HARADA, Shinsuke; JP
IWAMURO, Noriyuki; JP
HOSHI, Yasuyuki; JP
HARADA, Yuichi; JP
Agent: SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020, JP
Priority Data:
2012-10422927.04.2012JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN) This semiconductor device has an n type SiC layer formed on the front surface of an n+ SiC substrate, and a plurality of p type regions are selectively formed inside of the n type SiC layer. A p type SiC layer is formed over the n type SiC layer and the front surface of the p type region. An n type region is formed inside of the p type SiC layer such that the n type region is connected to the n type SiC layer. Inside of the p type SiC layer, an n+ type source region and a p+ type contact region are formed in contact with each other by being separated from the n type region. The n type region is formed such that the width (LJFET) of the n type region inside of the p type SiC layer is within the range of 0.8-3.0 μm, and the impurity concentration of the n type region is within the range of 1.0×1016-5.0×1016 cm-3. Consequently, since application of a large electric field to a gate oxide film is eliminated, breakdown strength of a gate insulating film is improved, and reliability of the gate insulating film is improved.
(FR) L'invention concerne un dispositif semi-conducteur qui possède une couche de SiC de type n formée sur la surface avant d'un substrat de SiC n+, et une pluralité de régions de type p qui sont formées de manière sélective dans la couche de SiC de type n. Une couche de SiC de type p est formée au-dessus de la couche de SiC de type n et la surface avant de la région de type p. Une région de type n est formée dans la couche SiC de type p de telle sorte que la région de type n est connectée à la couche de SiC de type n. Dans la couche de SiC de type p, une région de source de type n+ et une région de contact de type p+ sont formées en contact l'une avec l'autre en étant séparées de la région de type n. La région de type n est formée de telle sorte que la largeur (LJFET) de la région de type n dans la couche de SiC de type p est comprise dans la plage de 0,8 à 3,0 μm, et la concentration en impuretés de la région de type n est comprise dans la plage de 1,0×1016 à 5,0×1016 cm-3. Par conséquent, étant donné que l'application d'un grand champ électrique sur un film d'oxyde de grille est éliminée, la force de rupture d'un film isolant de grille est améliorée, et la fiabilité du film isolant de grille est améliorée.
(JA)  n+型SiC基板のおもて面にn型SiC層が形成され、n型SiC層の内部に選択的に複数のp型領域が形成される。n型SiC層およびp型領域の表面にわたってp型SiC層が形成される。p型SiC層の内部にn型SiC層につながるようにn型領域が形成される。p型SiC層の内部に、n型領域と離れて、かつ互いに接するn+型ソース領域とp+型コンタクト領域とが形成される。p型SiC層内部のn型領域の幅LJFETが0.8μm~3.0μmの範囲内となり、n型領域の不純物濃度が1.0×1016cm-3~5.0×1016cm-3の範囲内となるようにn型領域を形成する。これにより、ゲート酸化膜に大きな電界がかかることがなくなるため、ゲート絶縁膜の破壊耐量が向上し、ゲート絶縁膜の信頼性が向上する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)