Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2013160122) METHOD FOR PRODUCING A DPA-RESISTANT LOGIC CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/160122 International Application No.: PCT/EP2013/057651
Publication Date: 31.10.2013 International Filing Date: 12.04.2013
IPC:
G06F 17/50 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
17
Digital computing or data processing equipment or methods, specially adapted for specific functions
50
Computer-aided design
Applicants:
SIEMENS AG ÖSTERREICH [AT/AT]; Siemensstraße 90 A-1210 Wien, AT
Inventors:
EPPENSTEINER, Friedrich; AT
GHAMESHLU, Majid; AT
TAUCHER, Herbert; AT
Agent:
MAIER, Daniel; Postfach 22 16 34 80506 München, DE
Priority Data:
10 2012 207 065.627.04.2012DE
Title (EN) METHOD FOR PRODUCING A DPA-RESISTANT LOGIC CIRCUIT
(FR) PROCÉDÉ DE FABRICATION D'UN CIRCUIT LOGIQUE RÉSISTANT AUX ATTAQUES DPA
(DE) VERFAHREN ZUR HERSTELLUNG EINER DPA-RESISTENTEN LOGISCHEN SCHALTUNG
Abstract:
(EN) The invention relates to a method for producing a logic circuit, in particular an application-specific integrated circuit or ASIC. A description of the logic circuit is formulated (2) in a hardware description language and then converted (3) into a description of a corresponding physical circuit, i.e. into a netlist, using a conversion program, i.e. a synthesis tool, said description consisting at least largely of standard cells (S1, S2, S3, S4, S5). During the conversion process, the standard cells (S1, S2, S3, S4, S5) which are used in the netlist are replaced (4) with standard cell (S1, S2, S3, S4, S5) versions (vS1, vS2, vS3, vS4, vS5) which have a correspondingly balanced power dissipation. Spying on a mode of operation of the circuit by analyzing a power consumption of the circuit is thus advantageously hindered or prevented, in particular in security-relevant circuits.
(FR) L'invention concerne un procédé de fabrication d'un circuit logique, en particulier d'un circuit intégré dit spécifique à l'application ou ASIC. Une description du circuit logique est créée (2) dans un langage de description matérielle puis convertie (3) par un programme de traduction, appelé outil de synthèse, en une description constituée au moins en majeure partie de cellules dites standard (S1, S2, S3, S4, S5) d'un circuit physique correspondant, dite liste d'interconnexions. Lors de cette conversion, les cellules standard (S1, S2, S3, S4, S5) utilisées sont remplacées (4) dans la liste d'interconnexions par des versions correspondantes (vS1, vS2, vS3, vS4, vS5) à dissipation de puissance équilibrée de ces cellules standard (S1, S2, S3, S4, S5) utilisées. Ceci permet avantageusement de rendre plus difficile ou d'empêcher - notamment dans le cas de circuit à fonction de sécurité - l'espionnage du mode de fonctionnement du circuit en analysant sa consommation d'énergie.
(DE) Die Erfindung betrifft ein Verfahren zur Erstellung einer logischen Schaltung, insbesondere einer so genannten anwendungsspezifischen, integrierten Schaltung oder ASIC. Dabei wird eine Beschreibung der logischen Schaltung in einer Hardwarebeschreibungssprache abgefasst (2) und dann von einem Übersetzungsprogramm, einem so genannten Synthese-Tool, in eine zumindest zum Großteil aus so genannten Standardzellen (S1, S2, S3, S4, S5) bestehende Beschreibung einer entsprechenden, physikalischen Schaltung, in eine so genannte Netzliste, umgewandelt (3). Bei dieser Umwandlung werden die verwendeten Standardzellen (S1, S2, S3, S4, S5) in der Netzliste durch entsprechend verlustleistungsbalancierte Versionen (vS1, vS2, vS3, vS4, vS5) dieser verwendeten Standardzellen (S1, S2, S3, S4, S5) ersetzt (4). Auf diese Weise wird vorteilhaft - insbesondere bei sicherheitsrelevanten Schaltungen - ein Ausspionieren einer Funktionsweise der Schaltung durch Analyse eines Energieverbrauchs dieser Schaltung erschwert bzw. verhindert.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: German (DE)
Filing Language: German (DE)