WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013159807) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SUCH SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/159807    International Application No.:    PCT/EP2012/057404
Publication Date: 31.10.2013 International Filing Date: 23.04.2012
IPC:
H01L 27/146 (2006.01)
Applicants: TELEDYNE DALSA B.V. [NL/NL]; High Tech Campus 27 NL-5656 AE Eindhoven (NL) (For All Designated States Except US).
PEEK, Hermanus Leonardus [NL/NL]; (NL) (For US Only).
MAES, Willem, Hendrik [BE/BE]; (BE) (For US Only).
KLAASSENS, Wilco [NL/NL]; (NL) (For US Only)
Inventors: PEEK, Hermanus Leonardus; (NL).
MAES, Willem, Hendrik; (BE).
KLAASSENS, Wilco; (NL)
Agent: DELTAPATENTS B.V.; Fellenoord 370 NL-5611 ZL Eindhoven (NL)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SUCH SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
Abstract: front page image
(EN)The invention relates to a semiconductor device comprising: i) a substrate (1) comprising an insulating layer (2), wherein the electrically insulating layer (2) comprises a recess (99), and ii) a first conductive wire (20). The first conductive wire (20) comprises a first conductive sub-layer (22) provided within the recess (99), and comprises a second conductive sub-layer (24) provided on the first conductive sub-layer (22) forming a shunt for the first conductive sub-layer (22), wherein the first conductive sub-layer (22) comprises tungsten and the second conductive sub-layer (24) comprises aluminum, wherein the first conductive sub-layer (22) and the second conductive sub-layer (24) are substantially planar, and wherein the second conductive sub-layer (24) has substantially the same pattern as the first conductive sub-layer (22). The invention provides a semiconductor device, wherein the charge transport problem is improved, while ensuring a large packing density and a full flat-topology. This advantage is particularly useful in high-speed and/or high resolution image sensors.
(FR)La présente invention concerne un dispositif à semi-conducteurs qui comprend : i) un substrat (1) qui contient une couche isolante (2), la couche électriquement isolante (2) comprenant un encastrement (99) et ii) un premier fil conducteur (20). Le premier fil conducteur (20) comprend une première sous-couche conductrice (22), prévue dans l'encastrement (99), ainsi qu'une seconde sous-couche conductrice (24), prévue sur la première sous-couche conductrice (22) et formant une dérivation pour la première sous-couche conductrice (22). La première sous-couche conductrice (22) comprend du tungstène et la seconde sous-couche conductrice (24) comprend de l'aluminium. La première sous-couche conductrice (22) et la seconde sous-couche conductrice (24) sont sensiblement planes. La seconde sous-couche conductrice (24) présente sensiblement le même motif que la première sous-couche conductrice (22). L'invention concerne un dispositif à semi-conducteurs grâce auquel le problème de transport de charge est amélioré, tout en assurant une grande densité de conditionnement et une topologie totalement plate. Cet avantage est particulièrement utile dans des capteurs d'image à haute vitesse et/ou haute résolution.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)