WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013158556) SOFT ERASE OPERATION FOR 3D NON-VOLATILE MEMORY WITH SELECTIVE INHIBITING OF PASSED BITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/158556    International Application No.:    PCT/US2013/036615
Publication Date: 24.10.2013 International Filing Date: 15.04.2013
IPC:
G11C 16/16 (2006.01), G11C 5/02 (2006.01), H01L 27/115 (2006.01), G11C 16/04 (2006.01), G11C 16/34 (2006.01)
Applicants: SANDISK TECHNOLOGIES, INC. [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, TX 75024 (US).
COSTA, Xiying [US/US]; (US) (US only).
LI, Haibo [CN/US]; (US) (US only).
HIGASHITANI, Masaaki [JP/US]; (US) (US only).
MUI, Man, L. [US/US]; (US) (US only)
Inventors: COSTA, Xiying; (US).
LI, Haibo; (US).
HIGASHITANI, Masaaki; (US).
MUI, Man, L.; (US)
Agent: MAGEN, Burt; Vierra Magen Marcus LLP 575 Market Street, Suite 3750 San Francisco, CA 94105 (US)
Priority Data:
13/450,294 18.04.2012 US
Title (EN) SOFT ERASE OPERATION FOR 3D NON-VOLATILE MEMORY WITH SELECTIVE INHIBITING OF PASSED BITS
(FR) OPÉRATION D'EFFACEMENT TEMPORAIRE RÉALISÉE PAR INHIBITION SÉLECTIVE DE BITS TRANSMIS ET DESTINÉE À UNE MÉMOIRE NON VOLATILE EN 3D
Abstract: front page image
(EN)An erase operation for a 3D stacked memory device selectively inhibits subsets of memory cells which meet a verify condition as the erase operation progresses. As a result, the faster-erasing memory cells are less likely to be over-erased and degradation is reduced. Each subset of memory cells can be independently erased by controlling a select gate, drain (SGD) transistor line, a bit line or a word line, according to the type of subset. For a SGD line subset or a bit line subset, the SGD line or bit line, respectively, is set at a level which inhibits erase. For a word line subset, the word line voltage is floated to inhibit erase. An inhibit or uninhibit status can be maintained for each subset, and each type of subset can have a different maximum allowable number of fail bits.
(FR)Une opération d'effacement destinée à un dispositif de mémoire à superposition en 3D inhibe sélectivement, pendant toute l'opération d'effacement, des sous-ensembles de cellules de mémoire qui satisfont une condition de vérification. De ce fait, les cellules de mémoire à effacement plus rapide sont moins susceptibles d'être sureffacées et la dégradation est réduite. Chaque sous-ensemble de cellules de mémoire peut être effacé de manière indépendante en commandant une ligne de transistor à drain et grille de sélection (SGD), une ligne de binaire ou une ligne de mot, en fonction du type de sous-ensemble. Pour un sous-ensemble de ligne SGD ou un sous-ensemble de ligne de binaire, la ligne SGD ou la ligne de binaire, respectivement, est paramétrée à un niveau qui inhibe un effacement. Pour un sous-ensemble de ligne de mot, la tension de la ligne de mot est entretenue de façon à inhiber l'effacement. Un état d'inhibition ou de désinhibition peut être entretenu pour chaque sous-ensemble et chaque type de sous-ensemble peut avoir un nombre maximum admissible différent de bits défectueux.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)