WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013157225) METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/157225    International Application No.:    PCT/JP2013/002434
Publication Date: 24.10.2013 International Filing Date: 10.04.2013
IPC:
H01L 21/337 (2006.01), H01L 21/265 (2006.01), H01L 21/338 (2006.01), H01L 27/098 (2006.01), H01L 29/808 (2006.01), H01L 29/812 (2006.01)
Applicants: DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP)
Inventors: TAKEUCHI, Yuichi; (JP).
SUGIYAMA, Naohiro; (JP)
Agent: KIN, Junhi; 6th Floor, Takisada Bldg., 2-13-19, Nishiki, Naka-ku, Nagoya-city, Aichi 4600003 (JP)
Priority Data:
2012-094110 17.04.2012 JP
Title (EN) METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEURS AU CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置の製造方法
Abstract: front page image
(EN)Disclosed is a method for manufacturing a silicon carbide semiconductor device that is provided with a JFET, wherein a trench (6) is formed in a semiconductor substrate (5), and a channel layer (7) and a second gate region (8) are formed on the inner wall of the trench (6). The channel layer (7) and the second gate region (8) are planarized until the channel layer and the second gate region are exposed within the source region (4). A first recessed section (13) which is deeper than the thickness of the source region (4) is formed at portions at both the leading ends of the trench (6), and activation annealing is performed under an inert gas atmosphere at 1,300°C or higher. A first conductivity-type layer (16) formed to cover a corner portion due to the annealing is removed, said corner portion being a boundary portion between the bottom surface and the side surface of the first recessed section (13).
(FR)L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteurs au carbure de silicium qui comprend un transistor à effet de champ à jonction (JFET), dans lequel une tranchée (6) est formée dans un substrat semi-conducteur (5), et une couche de canal (7) et une seconde région de grille (8) sont formées sur la paroi interne de la tranchée (6). La couche de canal (7) et la seconde région de grille (8) sont planarisées jusqu'à ce que la couche de canal et la seconde région de grille soient exposées dans la région de source (4). Une première section renfoncée (13), qui est plus profonde que l'épaisseur de la région de source (4), est formée à des parties sur les deux extrémités avant de la tranchée (6), et un recuit d'activation est réalisé sous une atmosphère de gaz inerte à 1 300°C ou plus. Une couche de premier type de conductivité (16) formée pour recouvrir une partie de coin due au recuit est retirée, ladite partie de coin étant une partie frontière entre la surface inférieure et la surface latérale de la première section renfoncée (13).
(JA) JFETを備える炭化珪素半導体装置の製造方法において、半導体基板(5)にトレンチ(6)を形成し、前記トレンチ(6)の内壁上にチャネル層(7)と第2ゲート領域(8)を形成する。前記チャネル層(7)および前記第2ゲート領域(8)をソース領域(4)が露出するまで平坦化する。前記トレンチ(6)の両先端部に前記ソース領域(4)の厚みよりも深い第1凹部(13)を形成し、不活性ガス雰囲気において1300℃以上の活性化アニール処理を行う。前記アニール処理によって前記第1凹部(13)の底面と側面との境界部となる角部を覆うように形成される第1導電型層(16)を除去する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)