WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013156314) SYSTEM FOR MANAGING SECURE AND NONSECURE APPLICATIONS ON ONE AND THE SAME MICROCONTROLLER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/156314    International Application No.:    PCT/EP2013/057116
Publication Date: 24.10.2013 International Filing Date: 04.04.2013
IPC:
G06F 21/55 (2013.01), G06F 21/85 (2013.01), G06F 12/14 (2006.01)
Applicants: SCHNEIDER ELECTRIC INDUSTRIES SAS [FR/FR]; 35 rue Joseph Monier F-92500 Rueil Malmaison (FR)
Inventors: JARAUDIAS, Patrice; (FR)
Agent: DUFRESNE, Thierry; Schneider Electric Industries SAS Département Propriété Industrielle 35 rue Joseph Monier CS 30323 F-92506 Rueil Malmaison Cedex (FR)
Priority Data:
12 53552 18.04.2012 FR
Title (EN) SYSTEM FOR MANAGING SECURE AND NONSECURE APPLICATIONS ON ONE AND THE SAME MICROCONTROLLER
(FR) SYSTEME DE GESTION D'APPLICATIONS SECURISEES ET NON SECURISEES SUR UN MEME MICROCONTROLEUR
Abstract: front page image
(EN)The subject of the present invention is an electronic microcontroller system comprising: · several processors (CPU1, CPU2, CPU3); · at least one interface for exchange with at least one peripheral (LCD, USB, PCIe, MAC), said peripheral being user master of said electronic microcontroller system; · means of access (CT) to a shared memory space; · an interconnection matrix (M) for interconnecting said exchange interface, said processors (CPU1, CPU2, CPU3) and said means of access (CT) to a shared memory space. The electronic microcontroller system moreover comprises means for managing applications involving a guaranteed level of security and integrity and of applications exhibiting a nonguaranteed level of security and integrity. According to the invention, said exchange interface cooperates with a secure isolation cell of the memory (SMIC) situated between said user master peripheral (LCD, USB, PCIe, MAC) and the interconnection matrix (M).
(FR)La présente invention a pour objet un système de microcontrôleur électronique comportant : · plusieurs processeurs (CPU1, CPU2, CPU3); · au moins une interface d'échange avec au moins un périphérique (LCD, USB, PCIe, MAC), ledit périphérique étant maître utilisateur dudit système de microcontrôleur électronique; · des moyens d'accès (CT) à un espace mémoire partagé; · une matrice d'interconnexion (M) pour interconnecter ladite interface d'échange, lesdits processeurs (CPU1, CPU2, CPU3) et lesdits moyens d'accès (CT) à un espace mémoire partagé. Le système de microcontrôleur électronique comprend par ailleurs des moyens de gestion d'applications impliquant un niveau de sécurité et d'intégrité garanti et d'applications présentant un niveau de sécurité et d'intégrité non garanti. Selon l'invention, ladite interface d'échange coopère avec une cellule d'isolation sécurisée de la mémoire (SMIC) située entre ledit périphérique maître utilisateur (LCD, USB, PCIe, MAC) et la matrice d'interconnexion (M).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)