WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Options
Query Language
Stem
Sort by:
List Length
Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2013155969) SCANNING AND TESTING METHOD BASED ON THREE-DIMENSIONAL CHIPS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/155969 International Application No.: PCT/CN2013/074328
Publication Date: 24.10.2013 International Filing Date: 17.04.2013
IPC:
G01R 31/3185 (2006.01)
G PHYSICS
01
MEASURING; TESTING
R
MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31
Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28
Testing of electronic circuits, e.g. by signal tracer
317
Testing of digital circuits
3181
Functional testing
3185
Reconfiguring for testing, e.g. LSSD, partitioning
Applicants: TSINGHUA UNIVERSITY[CN/CN]; Qinghuayuan, Haidian District Beijing 100084, CN
Inventors: XIANG, Dong; CN
SHEN, Kele; CN
Agent: TSINGYIHUA INTELLECTUAL PROPERTY LLC; Room 301 Trade Building, Zhaolanyuan Tsinghua University, Qinghuayuan, Haidian District Beijing 100084, CN
Priority Data:
201210113055.417.04.2012CN
Title (EN) SCANNING AND TESTING METHOD BASED ON THREE-DIMENSIONAL CHIPS
(FR) PROCÉDÉ DE BALAYAGE ET D'ESSAI BASÉ SUR DES PUCES TRIDIMENSIONNELLES
(ZH) 基于三维芯片的扫描测试方法
Abstract:
(EN) A scanning and testing method based on three-dimensional chips comprises the following steps of: establishing a scanning forest structure which is used for three-dimensional chips (S201); generating a testing set and a testing cycle and dividing the testing set into a plurality of testing vector subsets (S202); sequencing the plurality of testing vector subsets and distributing testing vectors in the plurality of testing vector subsets in the testing cycle (S203); acquiring present hotspot distribution of the testing vector subsets (S204); sequencing the testing vector subsets on the basis of minimum hotspot temperature increase value of chips according to the scanning tree structure to generate a testing vector strategy (S205); according to the testing vector strategy, acquiring a vector subset whose hotspot temperature increase value does not exceed a preset temperature threshold in the sequenced testing vector subsets to generate a selected testing set (S206); and applying the scanning tree structure to the selected testing set and updating the hotspot distribution of the selected testing set (S207). The method can effectively shorten testing time and meanwhile reduce test incentive data and test response.
(FR) La présente invention porte sur un procédé de balayage et d'essai basé sur des puces tridimensionnelles, qui comprend les étapes suivantes de : établissement d'une structure de forêt de balayage qui est utilisée pour des puces tridimensionnelles (S201); génération d'un ensemble d'essai et d'un cycle d'essai et division de l'ensemble d'essai en une pluralité de sous-ensembles de vecteurs d'essai (S202); séquençage de la pluralité de sous-ensembles de vecteurs d'essai et répartition des vecteurs d'essai dans la pluralité de sous-ensembles de vecteurs d'essai dans le cycle d'essai (S203); acquisition d'une répartition de point chaud présent des sous-ensembles de vecteurs d'essai (S204); séquençage des sous-ensembles de vecteurs d'essai sur la base d'une valeur d'augmentation de température de point chaud minimale de puces selon la structure d'arbre de balayage pour générer une stratégie de vecteur d'essai (S205); selon la stratégie de vecteur d'essai, acquisition d'un sous-ensemble de vecteurs dont la valeur d'augmentation de température de point chaud n'excède pas un seuil de température préréglé dans les sous-ensembles de vecteurs d'essai séquencés pour générer un ensemble d'essai choisi (S206); et application de la structure d'arbre de balayage à l'ensemble d'essai choisi et actualisation de la répartition de point chaud de l'ensemble d'essai choisi (S207). Le procédé peut raccourcir de manière efficace un temps d'essai et dans le même temps réduire des données d'incitation d'essai et une réponse d'essai.
(ZH) 一种基于三维芯片的扫描测试方法,包括如下步骤:建立用于三维芯片的扫描森林结构(S201);生成测试集和测试周期,并将测试集划分为多个测试向量子集(S202);对多个测试向量子集进行排序并将多个测试向量子集中的测试向量分布在测试周期中(S203);获取测试向量子集的当前热点分布(S204);根据扫描树结构对测试向量子集按照芯片的热点温度升高值最小化进行排序以生成测试向量策略(S205);根据测试向量策略获取排序后的测试向量子集中的热点温度升高值未超过预设温度阈值的向量子集,生成被选测试集(S206);将被选测试集应用扫描树结构并更新被选测试集的热点分布(S207)。该方法可以有效的降低测试时间,同时可以压缩测试激励数据和测试响应。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)