WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013154830) DIGITAL-TO-ANALOG CONVERTER WITH CONTROLLED GATE VOLTAGES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/154830    International Application No.:    PCT/US2013/034069
Publication Date: 17.10.2013 International Filing Date: 27.03.2013
IPC:
H03M 1/10 (2006.01)
Applicants: ANALOG DEVICES, INC. [US/US]; One Technology Way Norwood, MA 02062 (US)
Inventors: MCLACHLAN, Roderick; (GB).
GUTTA, Avinash; (IN).
DOWNEY, Fergus, John; (IE)
Agent: HAILS, Robert, L.; Kenyon & Kenyon LLP 1500 K Street, NW Washington, D.C. 20005 (US)
Priority Data:
13/445,183 12.04.2012 US
Title (EN) DIGITAL-TO-ANALOG CONVERTER WITH CONTROLLED GATE VOLTAGES
(FR) CONVERTISSEUR NUMÉRIQUE-ANALOGIQUE À TENSIONS DE GRILLE COMMANDÉES
Abstract: front page image
(EN)A digital-to-analog converter (DAC) includes a resistor leg that is switchably connected to a first voltage reference via an n-channel MOSFET and to a second voltage reference via a p-channel MOSFET, and a generator circuit. The generator circuit further includes a first sub-circuit for generating a drive voltage (Vgn) and a second sub-circuit for a) offsetting the first drive voltage by an offset voltage to generate a second drive voltage, and b) supplying the second drive voltage to a gate of one of the first NMOS and the first PMOS.
(FR)L'invention concerne un convertisseur numérique-analogique (DAC) comprenant une première patte de résistance qui est connectée de manière commutable à une première référence de tension via un MOSFET à canal n et à une seconde référence de tension via un MOSFET à canal p et un circuit générateur. Ledit circuit générateur comprend un premier sous-circuit pour générer une tension d'entraînement (Vgn) et un second sous-circuit pour : a) décaler la première tension d'entraînement au moyen d'une tension de décalage afin de générer une seconde tension d'entraînement, et b) fournir la seconde tension d'entraînement à une grille de l'un du premier NMOS et d'un premier PMOS.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)