WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013148927) UNIVERSAL INTERCONNECT FOOTPRINT FOR BONDING SEMICONDUCTOR SUBSTRATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/148927    International Application No.:    PCT/US2013/034235
Publication Date: 03.10.2013 International Filing Date: 28.03.2013
IPC:
H01L 21/60 (2006.01), H01L 21/56 (2006.01)
Applicants: ADVANCED MICRO DEVICES, INC. [US/US]; One Amd Place Sunnyvale, CA 94088-3453 (US)
Inventors: BLACK, Bryan; (US).
MCLELLAN, Neil; (US).
SU, Michael; (US).
SIEGEL, Joe; (US).
ALFANO, Michael; (US)
Agent: HONEYCUTT, Timothy, Mark; 37713 Parkway Oaks LN Magnolia, TX 77355 (US)
Priority Data:
13/436,124 30.03.2012 US
Title (EN) UNIVERSAL INTERCONNECT FOOTPRINT FOR BONDING SEMICONDUCTOR SUBSTRATES
(FR) EMPREINTE UNIVERSELLE D'INTERCONNEXION POUR LE SOUDAGE DE SUBSTRATS SEMICONDUCTEURS
Abstract: front page image
(EN)A side (43) of a first semiconductor substrate (15) is provided with a first set (60) of interconnect structures (45a, 45b). The first semiconductor substrate (15) is operable to have at least one of plural semiconductor substrates (20, 155, 160) stacked on the side (43). The first set (60) of interconnect structures (45a, 45b) is arranged in a pattern. Each of the plural semiconductor substrates (20, 155, 160) has a second set (62) of interconnect structures (55a, 55b) arranged in the pattern, one of the plural semiconductor substrates (155) has a smallest footprint of the plural semiconductor substrates (20, 155, 160). The pattern of the first and second sets (60, 62) of interconnect structures (45a, 45b, 55a, 55b) has a footprint smaller than the smallest footprint (x3, y3) of the plural semiconductor substrates (20, 155, 160). In this way, the first semiconductor substrate (15), implemented as an interposer or otherwise, has an interconnect set (60) with a universal footprint capable of matching up with different sized dice (20, 155, 160) fabricated with matching interconnect sets (62) that share that universal footprint. The second semiconductor substrate (20) has overhangs (65a, 65b) that are lateral to the interconnect sets (60, 62). To provide support for the overhangs (65a, 65b), support structures (70a, 70b, 70c, 70d) may be provided at the periphery of the semiconductor substrate (20) and beneath the overhangs (65a, 65b). Alternatively, a support frame (182) may be provided.
(FR)L'invention est caractérisée en ce qu'une face (43) d'un premier substrat semiconducteur (15) est munie d'un premier ensemble (60) de structures d'interconnexion (45a, 45b). Le premier substrat semiconducteur (15) peut être utilisé pour empiler au moins un substrat d'une pluralité de substrats semiconducteurs (20, 155, 160) sur la face (43). Le premier ensemble (60) de structures d'interconnexion (45a, 45b) est disposé suivant un motif. Chaque substrat de la pluralité de substrats semiconducteurs (20, 155, 160) comprend un deuxième ensemble (62) de structures d'interconnexion (55a, 55b) disposé suivant le motif, un substrat de la pluralité de substrats semiconducteurs (155) présentant la plus petite empreinte de la pluralité de substrats semiconducteurs (20, 155, 160). Le motif des premier et deuxième ensembles (60, 62) de structures d'interconnexion (45a, 45b, 55a, 55b) présente une empreinte plus petite que la plus petite empreinte (x3, y3) de la pluralité de substrats semiconducteurs (20, 155, 160). De cette façon, le premier substrat semiconducteur (15), mis en œuvre en tant qu'intercalaire ou autrement, comprend un ensemble (60) d'interconnexions doté d'une empreinte universelle capable de se coupler à des pastilles (20, 155, 160) de différentes tailles façonnées avec des ensembles (62) d'interconnexions appariés qui partagent ladite empreinte universelle. Le deuxième substrat semiconducteur (20) présente des débordements (65a, 65b) situés latéralement par rapport aux ensembles (60, 62) d'interconnexions. Pour assurer un soutien des débordements (65a, 65b), des structures (70a, 70b, 70c, 70d) de soutien peuvent être réalisées à la périphérie du substrat semiconducteur (20) et sous les débordements (65a, 65b). En variante, un cadre (182) de soutien peut être réalisé.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)