WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013147852) INSTRUCTION SCHEDULING FOR A MULTI-STRAND OUT-OF-ORDER PROCESSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/147852    International Application No.:    PCT/US2012/031474
Publication Date: 03.10.2013 International Filing Date: 30.03.2012
IPC:
G06F 9/06 (2006.01), G06F 9/30 (2006.01), G06F 9/46 (2006.01), G06F 15/80 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95052 (US) (For All Designated States Except US).
BABAYAN, Boris A. [RU/RU]; (RU) (For US Only).
PENTKOVSKI, Vladimir [US/US]; (US) (For US Only).
IYER, Jayesh [IN/IN]; (IN) (For US Only).
KOSAREV, Nikolay [RU/RU]; (RU) (For US Only).
SHISHLOV, Sergey Y. [RU/RU]; (RU) (For US Only).
BUTUZOV, Alexander V. [RU/RU]; (RU) (For US Only).
SIVTSOV, Alexey Y. [RU/RU]; (RU) (For US Only)
Inventors: BABAYAN, Boris A.; (RU).
PENTKOVSKI, Vladimir; (US).
IYER, Jayesh; (IN).
KOSAREV, Nikolay; (RU).
SHISHLOV, Sergey Y.; (RU).
BUTUZOV, Alexander V.; (RU).
SIVTSOV, Alexey Y.; (RU)
Agent: ROZMAN, Mark J.; Trop, Pruner & Hu, P.C. 1616 S. Voss Rd., Ste. 750 Houston, Texas 77057-2631 (US)
Priority Data:
Title (EN) INSTRUCTION SCHEDULING FOR A MULTI-STRAND OUT-OF-ORDER PROCESSOR
(FR) PLANIFICATION D'INSTRUCTIONS POUR UN PROCESSEUR MULTI-BRIN HORS SERVICE
Abstract: front page image
(EN)In one embodiment, a multi-strand system with a pipeline includes a front-end unit, an instruction scheduling unit (ISU), and a back-end unit. The front-end unit performs an out-of-order fetch of interdependent instructions queued using a front-end buffer. The ISU dedicates two hardware entries per strand for checking operand-readiness of an instruction and for determining an execution port to which the instruction is dispatched. The back-end unit receives instructions dispatched from the hardware device and stores the instructions until they are executed. Other embodiments are described and claimed.
(FR)Dans un mode de réalisation, un système multi-brin doté d'une canalisation comprend une unité d'extrémité avant, une unité de planification d'instructions (ISU), et une unité d'extrémité arrière. L'unité d'extrémité avant effectue une extraction hors service d'instructions interdépendantes mises en file d'attente à l'aide d'une mémoire tampon d'extrémité avant. L'ISU réserve deux entrées matérielles par brin pour vérifier la disponibilité d'opérande d'une instruction et pour déterminer un port d'exécution auquel l'instruction est expédiée. L'unité d'extrémité arrière reçoit des instructions expédiées depuis le dispositif matériel et stocke les instructions jusqu'à ce qu'elles soient exécutées. D'autres modes de réalisation sont décrits et revendiqués.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)