Processing

Please wait...

Settings

Settings

Goto Application

1. WO2013146280 - CIRCUIT ANALYSIS SYSTEM, CIRCUIT ANALYSIS METHOD, CIRCUIT ANALYSIS PROGRAM, AND CIRCUIT ANALYSIS MODEL GENERATION SYSTEM

Publication Number WO/2013/146280
Publication Date 03.10.2013
International Application No. PCT/JP2013/057098
International Filing Date 13.03.2013
IPC
G06F 17/50 2006.01
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
17Digital computing or data processing equipment or methods, specially adapted for specific functions
50Computer-aided design
CPC
G06F 30/33
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
30Computer-aided design [CAD]
30Circuit design
32Circuit design at the digital level
33Design verification, e.g. functional simulation or model checking
Applicants
  • 日本電気株式会社 NEC CORPORATION [JP]/[JP] (AllExceptUS)
  • 川上 雅士 KAWAKAMI Masashi [JP]/[JP] (US)
  • 楠本 学 KUSUMOTO Manabu [JP]/[JP] (US)
  • 小川 雅寿 OGAWA Masashi [JP]/[JP] (US)
  • 吉永 孝司 YOSHINAGA Takashi [JP]/[JP] (US)
  • 石田 尚志 ISHIDA Hisashi [JP]/[JP] (US)
  • 大平 理覚 OHHIRA Risato [JP]/[JP] (US)
  • 大島 大輔 OHSHIMA Daisuke [JP]/[JP] (US)
  • 森下 健 MORISHITA Ken [JP]/[JP] (US)
Inventors
  • 川上 雅士 KAWAKAMI Masashi
  • 楠本 学 KUSUMOTO Manabu
  • 小川 雅寿 OGAWA Masashi
  • 吉永 孝司 YOSHINAGA Takashi
  • 石田 尚志 ISHIDA Hisashi
  • 大平 理覚 OHHIRA Risato
  • 大島 大輔 OHSHIMA Daisuke
  • 森下 健 MORISHITA Ken
Agents
  • 棚井 澄雄 TANAI Sumio
Priority Data
2012-07905630.03.2012JP
Publication Language Japanese (JA)
Filing Language Japanese (JA)
Designated States
Title
(EN) CIRCUIT ANALYSIS SYSTEM, CIRCUIT ANALYSIS METHOD, CIRCUIT ANALYSIS PROGRAM, AND CIRCUIT ANALYSIS MODEL GENERATION SYSTEM
(FR) SYSTÈME D'ANALYSE DE CIRCUIT, PROCÉDÉ D'ANALYSE DE CIRCUIT, PROGRAMME D'ANALYSE DE CIRCUIT ET SYSTÈME DE GÉNÉRATION DE MODÈLE D'ANALYSE DE CIRCUIT
(JA) 回路解析システム、回路解析方法、回路解析プログラム、および回路解析モデル生成システム
Abstract
(EN)
A circuit analysis system comprises: a PDN model generation unit that generates an equivalent circuit of a power supply path; a logic circuit model generation unit that generates an equivalent circuit of a logic circuit including a semiconductor integrated circuit; a frequency correction circuit generation unit that generates a frequency correction circuit to be used for correcting the frequency characteristic; and a coupled model generation unit that couples, between the equivalent circuit of the power supply path generated by the PDN model generation unit and the equivalent circuit of the logic circuit generated by the logic circuit model generation unit, the frequency correction circuit generated by the frequency correction circuit generation unit, thereby generating a circuit simulation model.
(FR)
Un système d'analyse de circuit comprend : une unité de génération de modèle PDN qui génère un circuit équivalent d'un trajet d'alimentation ; une unité de génération de modèle de circuit logique qui génère un circuit équivalent d'un circuit logique comprenant un circuit intégré à semi-conducteurs ; une unité de génération de circuit de correction de fréquence qui génère un circuit de correction de fréquence à utiliser pour corriger la caractéristique fréquentielle ; et une unité de génération de modèle couplée qui couple, entre le circuit équivalent du trajet d'alimentation généré par l'unité de génération de modèle PDN et le circuit équivalent du circuit logique généré par l'unité de génération de modèle de circuit logique, le circuit de correction de fréquence généré par l'unité de génération de circuit de correction de fréquence, générant de ce fait un modèle de simulation de circuit.
(JA)
 本発明に係わる回路解析システムは、電源供給路の等価回路を生成するPDNモデル生成部と、半導体集積回路を含む論理回路の等価回路を生成する論理回路モデル生成部と、周波数特性を補正するための周波数補正回路を生成する周波数補正回路生成部と、PDNモデル生成部が生成した電源供給路の等価回路と、論理回路モデル生成部が生成した論理回路の等価回路との間に、周波数補正回路生成部が生成した周波数補正回路を連結して回路シミュレーションモデルを生成する連結モデル生成部とを備えている。
Latest bibliographic data on file with the International Bureau