WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013146216) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/146216    International Application No.:    PCT/JP2013/056665
Publication Date: 03.10.2013 International Filing Date: 11.03.2013
IPC:
G02F 1/1368 (2006.01), G02F 1/1343 (2006.01), G02F 1/1345 (2006.01), G09F 9/30 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP)
Inventors: MISAKI Katsunori; .
MATSUBARA Kunio;
Agent: OKUDA Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
Priority Data:
2012-071511 27.03.2012 JP
Title (EN) SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND DISPLAY DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR, PROCÉDÉ DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR ET DISPOSITIF D'AFFICHAGE
(JA) 半導体装置、半導体装置の製造方法および表示装置
Abstract: front page image
(EN)A semiconductor device (1000A) is provided with: a TFT (100A) that has an oxide semiconductor layer (9); an auxiliary capacitor line (12); and a first transparent electrode (15) that is electrically connected to the auxiliary capacitor line (12). The first transparent electrode (15) has a portion that overlaps a first connection layer (8x) when viewed from the normal direction of a substrate (1). The portion that overlaps the first connection layer (8x) has a shape which is symmetrical with respect to a point when viewed from the normal direction of the substrate (1), said point of symmetry being positioned within a contact hole (CH2). The first transparent electrode (15) is not in direct contact with the first connection layer (8x). A part of the first transparent electrode (15) is in direct contact with a second connection layer (19a). The first connection layer (8x) is in direct contact with the second connection layer (19a). The first transparent electrode (15) is electrically connected to the auxiliary capacitor line (12) via the first connection layer (8x) and the second connection layer (19a).
(FR)L'invention concerne un dispositif semi-conducteur (1000A) qui comporte : un transistor en couches minces (TFT) (100A) qui a une couche semi-conductrice à base d'oxyde (9) ; une ligne de condensateur auxiliaire (12) ; et une première électrode transparente (15) qui est connectée électriquement à la ligne de condensateur auxiliaire (12). La première électrode transparente (15) a une partie qui chevauche une première couche de connexion (8x) lorsqu'elle est visualisée à partir de la direction normale d'un substrat (1). La partie qui chevauche la première couche de connexion (8x) a une forme qui est symétrique par rapport à un point lorsqu'elle est visualisée à partir de la direction normale du substrat (1), ledit point de symétrie étant positionné à l'intérieur d'un trou de contact (CH2). La première électrode transparente (15) n'est pas en contact direct avec la première couche de connexion (8x). Une partie de la première électrode transparente (15) est en contact direct avec une seconde couche de connexion (19a). La première couche de connexion (8x) est en contact direct avec la seconde couche de connexion (19a). La première électrode transparente (15) est connectée électriquement à la ligne de condensateur auxiliaire (12) par l'intermédiaire de la première couche de connexion (8x) et de la seconde couche de connexion (19a).
(JA) 半導体装置(1000A)は、酸化物半導体層9を有するTFT(100A)と、補助容量配線(12)と、補助容量配線(12)に電気的に接続された第1透明電極(15)とを備える。第1透明電極(15)は、基板(1)の法線方向から見たとき、第1接続層(8x)と重なる部分を有する。第1接続層(8x)と重なる部分は、基板(1)の法線方向から見たとき、対称点が接続開口部(CH2)内に位置する点対称な形状を有する。第1透明電極(15)は、第1接続層(8x)と直接接していない。第1透明電極(15)の一部は、第2接続層(8x)と直接接する。第1接続層(8x)は、第2接続層(19a)と直接接する。第1透明電極(15)は、第1接続層(8x)および第2接続層(19a)を介して、補助容量配線(12)と電気的に接続されている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)