WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013145420) RANGE SENSOR AND RANGE IMAGE SENSOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/145420    International Application No.:    PCT/JP2012/079414
Publication Date: 03.10.2013 International Filing Date: 13.11.2012
IPC:
G01S 7/481 (2006.01), G01S 17/89 (2006.01), H01L 27/146 (2006.01), H04N 5/369 (2011.01)
Applicants: HAMAMATSU PHOTONICS K.K. [JP/JP]; 1126-1, Ichino-cho, Higashi-ku, Hamamatsu-shi, Shizuoka 4358558 (JP)
Inventors: MASE Mitsuhito; (JP).
SUZUKI Takashi; (JP).
HIRAMITSU Jun; (JP)
Agent: HASEGAWA Yoshiki; SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005 (JP)
Priority Data:
2012-070790 27.03.2012 JP
Title (EN) RANGE SENSOR AND RANGE IMAGE SENSOR
(FR) CAPTEUR TÉLÉMÉTRIQUE ET CAPTEUR D'IMAGE TÉLÉMÉTRIQUE
(JA) 距離センサ及び距離画像センサ
Abstract: front page image
(EN)A first semiconductor region (FD1) is disposed inside of a charge generating region such that the first semiconductor region is at the center portion of a pixel region (PA1), and is surrounded by the charge generating region, and the first semiconductor region collects signal charges from the charge generating region. A first gate electrode (TX1) is disposed between the first semiconductor region (FD1) and the charge generating region, and makes the signal charges from the charge generating region flow into the first semiconductor region (FD1) corresponding to signals inputted thereto. A fourth semiconductor region (SR) has a part thereof positioned at a corner portion of the pixel region (PA1), and the rest parts thereof positioned outside of the pixel region (PA1), said fourth semiconductor region having a conductivity type different from that of the first semiconductor region (FD1), and impurity concentration higher than that of the surrounding regions. A read-out circuit (RC1) is disposed in the fourth semiconductor region (SR), and reads out signals that correspond to the quantity of the charges accumulated in the first semiconductor region (FD1).
(FR)Une première région de semi-conducteur (FD1) est disposée dans une région de génération de charge, de façon que la première région de semi-conducteur soit dans la partie centrale d'une région de pixel (PA1), et est entourée par la région de génération de charge, et la première région de semi-conducteur collecte des charges de signaux provenant de la région de génération de charge. Une première électrode grille (TX1) est disposée entre la première région de semi-conducteur (FD1) et la région de génération de charge, et permet aux charges de signaux provenant de la région de génération de charge de passer par la première région de semi-conducteur (FD1), correspondant aux signaux qui y sont entrés. Une quatrième région de semi-conducteur (SR) est partiellement positionnée dans une partie coin de la région de pixel (PA1), le reste de la quatrième région de semi-conducteur étant hors de la région de pixel (PA1), ladite quatrième région de semi-conducteur possédant un type de conductivité différent de celui de la première région de semi-conducteur (FD1) et présentant une concentration en impureté supérieure à celle des régions environnantes. Un circuit de lecture (RC1) est disposé dans la quatrième région de semi-conducteur (SR) et lit les signaux qui correspondent à la quantité des charges accumulées dans la première région de semi-conducteur (FD1).
(JA) 第一半導体領域FD1は、画素領域PA1の中心部で且つ電荷発生領域に囲まれるように電荷発生領域の内側に配置され、電荷発生領域からの信号電荷を収集する。第一ゲート電極TX1は、第一半導体領域FD1と電荷発生領域との間に配置され、入力された信号に応じて電荷発生領域からの信号電荷を第一半導体領域FD1に流入させる。第四半導体領域SRは、その一部が画素領域PA1の角部に位置すると共に残部が画素領域PA1の外側に位置し、第一半導体領域FD1とは異なる導電型であり且つ周囲よりも不純物濃度が高い。読出回路RC1は、第四半導体領域SRに配置され、第一半導体領域FD1に蓄積された電荷量に対応する信号を読み出す。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)