WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013145136) TIME TO DIGITAL CONVERTER AND CONTROL METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/145136    International Application No.:    PCT/JP2012/058008
Publication Date: 03.10.2013 International Filing Date: 27.03.2012
IPC:
H03M 1/12 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (For All Designated States Except US).
CHAIVIPAS, Win [TH/JP]; (JP) (For US Only).
MATSUDA, Atsushi [JP/JP]; (JP) (For US Only)
Inventors: CHAIVIPAS, Win; (JP).
MATSUDA, Atsushi; (JP)
Agent: SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Priority Data:
Title (EN) TIME TO DIGITAL CONVERTER AND CONTROL METHOD
(FR) CONVERTISSEUR TEMPS-NUMÉRIQUE ET PROCÉDÉ DE COMMANDE
(JA) 時間対デジタル変換器、および制御方法
Abstract: front page image
(EN)A first switching unit (101) can switch between a first state in which a first clock signal (Signal) input from a first input pin (IN1) is input to a first delay element (C11), and a second state in which an output signal of a second delay element (C2N) is input. A second switching unit (102) can switch between a first state in which a second clock signal (Ref CLK) input from a second input pin (IN2) is input to a second delay element (C21), and a second state in which an output signal of a first delay element (C1N) is input. A controller (701) sets the first and second switching units to the second state after the two clock signals have been incorporated into the first delay elements (C11-C1N) and the second delay elements (C21-C2N) respectively by setting the first and second switching units (101, 102) to the first state. An output unit (OUT) decodes values stored in FFs (710-71N) in the second state and outputs the obtained phase shift.
(FR)Une première unité de commutation (101) peut commuter entre un premier état dans lequel un premier signal d'horloge (signal) provenant d'une première broche d'entrée (IN1) est appliqué à l'entrée d'un premier élément de retard (C11) et un second état dans lequel un signal de sortie d'un second élément de retard (C2N) est appliqué à l'entrée. Une seconde unité de commutation (102) peut commuter entre un premier état dans lequel un second signal d'horloge (Réf CLK) provenant d'une deuxième broche d'entrée (IN2) est appliqué à l'entrée d'un second élément de retard (C21) et un second état dans lequel un signal de sortie d'un premier élément de retard (C1N) est appliqué à l'entrée. Un contrôleur (701) règle les première et seconde unités de commutation sur le second état une fois que les deux signaux d'horloge ont été incorporés dans les premiers éléments de retard (C11-C1N) et les seconds éléments de retard (C21-C2N) en réglant respectivement les première et seconde unités de commutation (101, 102) sur le premier état. Une unité de sortie (OUT) décode des valeurs stockées dans des Bascules (710-71N) dans le second état et délivre en sortie le décalage de phase obtenu.
(JA) 第1切り替え部(101)は、第1遅延素子(C11)に対して、第1入力端子(IN1)から入力された第1クロック信号(Signal)を入力する第1状態と、第2遅延素子(C2N)の出力信号を入力する第2状態と、を切り替え可能である。第2切り替え部(102)は、第2遅延素子(C21)に対して、第2入力端子(IN2)から入力された第2クロック信号(Ref CLK)を入力する第1状態と、第1遅延素子(C1N)の出力信号を入力する第2状態と、を切り替え可能である。制御部(701)は、第1および第2切り替え部(101,102)を第1状態にすることにより2つのクロック信号がそれぞれ第1遅延素子(C11~C1N)と第2遅延素子(C21~C2N)に取り込まれた後、第1および第2切り替え部を第2状態にする。出力部(OUT)は、第2状態でのFF(710~71N)に記憶された値をデコードして得られた位相差を出力する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)