WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013126136) PHYSICAL UNCLONABLE FUNCTION CELL AND ARRAY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/126136    International Application No.:    PCT/US2012/070799
Publication Date: 29.08.2013 International Filing Date: 20.12.2012
IPC:
H03K 19/00 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US)
Inventors: FENG, Kai, D.; (US).
WANG, Hailing; (US).
WANG, Ping-chuan; (US).
YANG, Zhijian; (US)
Agent: CAI, Yuanmin; International Business Machines Corporation 2070 Route 52, Building 321, Zip-482 Hopewell Junction, NY 12533 (US)
Priority Data:
13/403,339 23.02.2012 US
Title (EN) PHYSICAL UNCLONABLE FUNCTION CELL AND ARRAY
(FR) CELLULE DE FONCTION ET RÉSEAU PHYSIQUES INCLONABLES
Abstract: front page image
(EN)A function cell comprising a first field effect transistor (FET) device, a second FET device, a first node connected to a gate terminal of the first FET device and a gate terminal of the second FET device, wherein the first node is operative to receive a voltage signal from an alternating current (AC) voltage source, an amplifier portion connected to the first FET device and the second FET device, the amplifier portion operative to receive a signal from the first FET device and the second FET device, a phase comparator portion having a first input terminal connected to an output terminal of the amplifier and a second input terminal operative to receive the voltage signal from the AC voltage source, the phase comparator portion operative to output a voltage indicative of a bit of a binary value.
(FR)La présente invention concerne une cellule de fonction comprenant un premier transistor à effet de champ (FET), un second FET, un premier nœud connecté à une borne de grille du premier FET et à une borne de grille du second FET, ce premier nœud étant opérationnel pour recevoir un signal de tension à partir d'une source de courant alternatif (C.A.), un module amplificateur connecté au premier FET et au second FET, le module amplificateur étant opérationnel pour recevoir un signal provenant du premier FET et du second FET, un module comparateur de phase ayant une première borne d'entrée connectée à une borne de sortie de l'amplificateur et une seconde borne d'entrée opérationnelle pour recevoir le signal de tension provenant de la source de tension C.A., le module comparateur de phase étant opérationnel pour délivrer en sortie une tension indiquant un bit d'une valeur binaire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)