WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013125474) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFATURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/125474    International Application No.:    PCT/JP2013/053811
Publication Date: 29.08.2013 International Filing Date: 18.02.2013
IPC:
H01L 23/29 (2006.01), H01L 21/56 (2006.01)
Applicants: MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP) (For All Designated States Except US).
YAMAMOTO Kei [--/JP]; (JP) (US only).
TADA Kazuhiro [--/JP]; (JP) (US only)
Inventors: YAMAMOTO Kei; (JP).
TADA Kazuhiro; (JP)
Agent: OIWA Masuo; 35-8,Minamimukonoso 3-chome,Amagasaki-shi, Hyogo 6610033 (JP)
Priority Data:
2012-038117 24.02.2012 JP
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFATURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置とその製造方法
Abstract: front page image
(EN)Provided is a fin-integrated semiconductor device which has a simple structure and good heat dissipation characteristics. This semiconductor device is provided with: a base plate (2) which has a first main surface and a second main surface facing each other and is provided with a plurality of upright fins (8) and a raised part (20) that is provided on the first main surface so as to surround the plurality of fins (8); an insulating layer (3) which is formed on the second main surface of the base plate (2); a circuit pattern (4) which is fixed to the insulating layer (3); a semiconductor element (5) which is connected to the circuit pattern (4); and an encapsulation resin (6) which encapsulates the insulating layer (3), the circuit pattern (4) and the semiconductor element (5). The raised part (20) provided on the first main surface of the base plate (2) continuously surrounds the plurality of fins (8).
(FR)La présente invention concerne un dispositif à semi-conducteur à ailettes intégrées ayant une structure simple et de bonnes caractéristiques de dissipation de chaleur. Selon l'invention, le présent dispositif à semi-conducteur comprend : une plaque de base (2) qui possède une première surface principale et une seconde surface principale orientées l'une vers l'autre et comportant une pluralité d'ailettes verticales (8) et une partie surélevée (20) qui est agencée sur la première surface principale de façon à entourer la pluralité d'ailettes (8) ; une couche isolante (3) formée sur la seconde surface principale de la plaque de base (2) ; un motif de circuit (4) qui est fixé à la couche isolante (3) ; un élément semi-conducteur (5) qui est connecté au motif de circuit (4) ; et une résine d'encapsulation (6) qui encapsule la couche isolante (3), le motif de circuit (4) et l'élément semi-conducteur (5). La partie surélevée (20) agencée sur la première surface principale de la plaque de base (2) entoure de façon continue la pluralité d'ailettes (8).
(JA)簡単な構造で良好な放熱特性を備えたフィン一体型の半導体装置を提供する。半導体装置は、相対向する第1の主面と第2の主面を有し、立設する複数のフィン(8)と複数のフィン(8)を包囲する盛上り部(20)が第1の主面に設けられているベース板(2)と、ベース板(2)の第2の主面に形成された絶縁層(3)と、絶縁層(3)に固定された回路パターン(4)と、回路パターン(4)に接続された半導体素子(5)と、絶縁層(3)と回路パターン(4)と半導体素子(5)を封止する封止樹脂(6)とを備えている。ベース板(2)の第1の主面に設けられている盛上り部(20)は複数のフィン(8)の周囲を連続して包囲している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)