WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013123373) GENERATING A STATE DIAGRAM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/123373    International Application No.:    PCT/US2013/026407
Publication Date: 22.08.2013 International Filing Date: 15.02.2013
Chapter 2 Demand Filed:    13.12.2013    
IPC:
G06F 9/44 (2006.01)
Applicants: THE MATHWORKS, INC. [US/US]; 3 Apple Drive Natick, Massachusetts 01760 (US)
Inventors: SHANKAR, Siddhartha; (US).
AVADHANULA, Srinath; (US).
MESTCHIAN, Ebrahim; (US).
RAGHAVAN, Vijaya; (US).
REN, Yao; (US)
Agent: LESCH, Kenneth; Snyder, Clark, Lesch & Chung, LLP 950 Herndon Parkway Suite 365 Herndon, Virginia 20170 (US)
Priority Data:
61/599,311 15.02.2012 US
13/768,541 15.02.2013 US
Title (EN) GENERATING A STATE DIAGRAM
(FR) GÉNÉRATION D'UN DIAGRAMME D'ÉTATS
Abstract: front page image
(EN)A computing device may include a memory to store data that describes a state machine model that includes destination states and source states. The source states may be associated with conditions upon which the state machine model is to transition from a corresponding source state to one of the destination states. The device may also include a processor configured to generate data to describe a state diagram from the data that describes the state machine model. The state diagram may include the graphical symbols and lines. Each of the graphical symbols may represent one of the source states or one of the destination states. The lines may represent transitions and include one or more vertical lines to represent transitions to one of the destination states from more than one of the source states. The graphical symbol may represent the one of the destination states is not adjacent to the graphical symbols to represent the more than one of the source states. The processor may arrange graphical symbols in a first row, arrange lines, and arrange vertical lines in a second row that does not overlap with the first row.
(FR)L'invention porte sur un dispositif informatique qui peut comprendre une mémoire pour stocker des données qui décrivent un modèle d'automate fini qui comprend des états destination et des états source. Les états source peuvent être associés à des conditions auxquelles le modèle d'automate fini doit effectuer une transition d'un état source correspondant à l'un des états destination. Le dispositif peut également comprendre un processeur configuré pour générer des données qui décrivent un diagramme d'états à partir des données qui décrivent le modèle d'automate fini. Le diagramme d'états peut comprendre des symboles graphiques et des lignes. Chacun des symboles graphiques peut représenter l'un des états source ou l'un des états destination. Les lignes peuvent représenter des transitions et comprendre une ou plusieurs lignes verticales qui représentent des transitions vers l'un des états destination depuis au moins deux des états source. Le symbole graphique qui représente l'état destination n'est pas adjacent aux symboles graphiques qui représentent les deux ou plus de deux états source. Le processeur peut agencer des symboles graphiques sur une première rangée, agencer des lignes et agencer des lignes verticales sur une seconde rangée qui ne chevauche pas la première rangée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)