WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013122389) SEMICONDUCTOR PACKAGE
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/122389 International Application No.: PCT/KR2013/001135
Publication Date: 22.08.2013 International Filing Date: 14.02.2013
IPC:
H01L 23/12 (2006.01)
Applicants: SEMICONTEST CO.,LTD.[KR/KR]; (Hankyong National University, Seokjeong-dong) 104, Industry Academic Cooperation Center, 327, Jungang-ro Anseong-si Gyeonggi-do 456-749, KR
Inventors: PARK, Sung Hak; KR
Agent: CHO, Young Hyun; (Daeju Patent & Law Office) 8F, Gyeongmok Bldg. (Seocho-dong), 3, Seoun-ro, Seocho-gu Seoul 137-070, KR
Priority Data:
10-2012-001658717.02.2012KR
Title (EN) SEMICONDUCTOR PACKAGE
(FR) BOÎTIER DE SEMI-CONDUCTEUR
(KO) 반도체 패키지
Abstract: front page image
(EN) Disclosed is a semiconductor package able to improve PI characteristics by incorporating a PI-characteristic-improving part in the package. The semiconductor package which is disclosed is one comprising a semiconductor chip, wherein the semiconductor package comprises: a substrate PCB which is formed so as to have a powersource-supplying power layer, and which is electrically connected with the semiconductor chip by means of an electrical mediator; and a power-integrity-characteristic improving element which is provided either between the semiconductor chip and the powersource-supplying power layer or on the semiconductor chip and the substrate PCB on the opposite side, and is provided in a region other than the region where the electrical mediator is positioned. In this way, power integrity characteristics can be improved by positioning the power-integrity-characteristic improving element on the inside of the semiconductor package (i.e. the substrate PCB floor surface) rather than positioning same on the outside of the semiconductor package. In particular, the size of the semiconductor package can be optimised by providing the power-integrity-characteristic improving element in a usable area.
(FR) L'invention concerne un boîtier de semi-conducteur apte à améliorer les caractéristiques PI par incorporation d'une pièce améliorant les caractéristiques PI dans le boîtier. Le boîtier de semi-conducteur qui est divulgué est un boîtier comprenant une puce semi-conductrice, le boîtier de semi-conducteur comprenant : un substrat PCB qui est formé afin d'avoir une couche de puissance d'alimentation en source d'énergie et qui est connecté électriquement avec la puce semi-conductrice au moyen d'un médiateur électrique ; et un élément améliorant les caractéristiques d'intégrité de puissance qui est disposé soit entre la puce semi-conductrice et la couche de puissance d'alimentation en source d'énergie soit sur la puce semi-conductrice et le substrat PCB sur le côté opposé, et est disposé dans une région autre que la région où le médiateur électrique est positionné. De cette manière, les caractéristiques d'intégrité de puissance peuvent être améliorées par positionnement de l'élément améliorant les caractéristiques d'intégrité de puissance sur l'intérieur du boîtier de semi-conducteur (à savoir la surface du fond du substrat PCB) plutôt qu'en le positionnant à l'extérieur du boîtier de semi-conducteur. En particulier, la dimension du boîtier de semi-conducteur peut être optimisée par disposition de l'élémént améliorant les caractéristiques d'intégrité de puissance dans une zone utilisable.
(KO) PI 특성 개선용 부품을 패키지에 내장함으로써 PI 특성을 보다 개선할 수 있도록 한 반도체 패키지를 제시한다. 제시된 반도체 패키지는 반도체 칩을 포함하는 반도체 패키지에서, 전기적 매개체를 매개로 반도체 칩과 전기적으로 연결되되 전원 공급용 파워층이 형성된 기판 PCB, 및 반도체 칩과 전원 공급용 파워층의 사이 또는 반도체 칩과 반대편 기판 PCB에 설치되되 전기적 매개체가 위치하는 영역을 제외한 영역에 설치된 전력 무결성 특성 개선용 소자를 포함한다. 이와 같이 전력 무결성 특성 개선용 소자를 반도체 패키지의 외부에 위치시키는 것보다는 반도체 패키지의 내부(즉, 기판 PCB의 저면)에 위치시킴으로써 전력 무결성 특성을 개선시킬 수 있다. 특히, 활용 가능한 영역에 전력 무결성 특성 개선용 소자를 설치함으로써 해당 반도체 패키지의 사이즈를 최적화시킬 수 있다.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Korean (KO)
Filing Language: Korean (KO)