WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/121532    International Application No.:    PCT/JP2012/053506
Publication Date: 22.08.2013 International Filing Date: 15.02.2012
H01L 29/47 (2006.01), H01L 29/872 (2006.01)
Applicants: FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-Ku, Kawasaki-shi, Kanagawa 2109530 (JP) (For All Designated States Except US).
KINOSHITA Akimasa [JP/JP]; (JP) (For US Only).
IWAMURO Noriyuki [JP/JP]; (JP) (For US Only)
Inventors: KINOSHITA Akimasa; (JP).
IWAMURO Noriyuki; (JP)
Agent: MITSUDA Atsushi; 29-19, Hitachinonishi 2-chome, Ushiku-shi, Ibaraki 3001206 (JP)
Priority Data:
(JA) ワイドバンドギャップ半導体装置
Abstract: front page image
(EN)This wide band gap semiconductor device addresses the issue of suppressing an increase of a leak current and an increase of on-resistance when a reverse voltage is applied to the device having an interface between a metal and a wide band gap semiconductor. This wide band gap semiconductor device includes: a first conductivity-type wide band gap semiconductor substrate having a high concentration; a first conductivity-type wide band gap semiconductor deposition film having a low concentration, said semiconductor deposition film being formed on the semiconductor substrate; a metal film, which is formed on the semiconductor deposition film, and which constitutes a Schottky interface region between the metal film and the semiconductor deposition film; and a second conductivity-type region, which is formed in a region that corresponds to the periphery of the metal film on the semiconductor deposition film. The Schottky interface region on the semiconductor deposition film is surrounded by the second conductivity-type region and constitutes a plurality of island regions at regular intervals.
(FR)La présente invention concernant un dispositif de semi-conducteur à large bande interdite aborde le problème de supprimer une augmentation d'un courant de fuite et une augmentation de résistance à l'état passant lorsqu'une tension inverse est appliquée au dispositif ayant une interface entre un métal et un semi-conducteur à large bande interdite. Ledit dispositif de semi-conducteur à large bande interdite comprend : un substrat de semi-conducteur à large bande interdite de premier type de conductivité ayant une concentration élevée ; un film de dépôt de semi-conducteur à large bande interdite de premier type de conductivité ayant une faible concentration, ledit film de dépôt de semi-conducteur étant formé sur le substrat semi-conducteur ; un film métallique, qui est formé sur le film de dépôt de semi-conducteur, et qui constitue une région d'interface Schottky entre le film métallique et le film de dépôt de semi-conducteur ; et une région de second type de conductivité, qui est formée dans une région qui correspond à la périphérie du film métallique sur le film de dépôt de semi-conducteur. La région d'interface Schottky sur le film de dépôt de semi-conducteur est entourée par la région du second type de conductivité et constitue une pluralité de régions d'îlots à des intervalles réguliers.
(JA) ワイドバンドギャップ半導体デバイスにおいて、金属/ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制することを課題とし、第1導電型の高濃度ワイドバンドギャップ半導体基板と、該半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該半導体堆積膜上に形成され、該半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)