WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013120378) MOM CAPACITOR AND MANUFACTURING METHOD THEREFOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/120378    International Application No.:    PCT/CN2012/086869
Publication Date: 22.08.2013 International Filing Date: 18.12.2012
IPC:
H01L 23/522 (2006.01), H01L 21/02 (2006.01)
Applicants: CSMC TECHNOLOGIES FAB1 CO., LTD. [CN/CN]; No. 5, Hanjiang Road, Wuxi New District Wuxi, Jiangsu 214028 (CN)
Inventors: SUN, Xiaofeng; (CN).
DING, Haibin; (CN).
HAN, Ling; (CN)
Agent: ADVANCE CHINA I.P. LAW OFFICE; Suite 918-920, Dongshan Plaza No. 69 Xianlie Central Road Guangzhou, Guangdong 510095 (CN)
Priority Data:
201210032779.6 14.02.2012 CN
Title (EN) MOM CAPACITOR AND MANUFACTURING METHOD THEREFOR
(FR) CONDENSATEUR MOM ET SON PROCÉDÉ DE FABRICATION
(ZH) MOM电容器及其制作方法
Abstract: front page image
(EN)An MOM capacitor and a manufacturing method therefor. The capacitor comprises: a bulk layer (20), and multiple metalization layers (21) and multiple medium layers (22) located on a surface of the bulk layer (20). A medium layer (22) is arranged between every two metalization layers (21), each metalization layer (21) is provided with multiple conductive electrode lines (21a) parallel to each other, and an isolation dielectric (21b) is filled between every two conductive electrode lines (21a). The capacitor comprises a conductive channel (23) in the surface of the medium layer (22) located below the conductive electrode line (21a). On the top view of the MOM capacitor, the conductive channel (23) runs through two ends of the conductive electrode line (21a) corresponding to the conductive channel (23). In the MOM capacitor, by increasing the relative area between adjacent conductive channels (23) in the surface of the same medium layer (22), the capacitance value of the conductive channel (23) is increased, and the capacitance density of the MOM capacitor is further improved. Compared with the chip in the prior art, under the situation of the same capacitance value, the area of the MOM capacitor on the chip is reduced, and the area of the chip is further reduced.
(FR)L'invention concerne un condensateur MOM et son procédé de fabrication. Le condensateur comprend : une couche massive (20) et de multiples couches de métallisation (21) et de multiples couches de support (22) situées à une surface de la couche massive (20). Une couche de support est disposée entre deux couches de métallisation (21) successives, chacune des couches de métallisation (21) est dotée de multiples lignes conductrices d'électrode (21a) parallèles entre elles, et un diélectrique d'isolation (21b) remplit l'espace entre deux lignes conductrices d'électrode (21a). Le condensateur comprend un canal conducteur (23) dans la surface de la couche de support (22) située au-dessous de la ligne conductrice d'électrode (21a). Dans une vue en plan du condensateur MOM, le canal conducteur (23) passe entre deux extrémités de la ligne conductrice d'électrode (21a) correspondant au canal conducteur (23). Dans le condensateur MOM, en augmentant la surface relative entre des canaux conducteurs (23) adjacents dans la surface de la même couche de support (22), la valeur de capacité du canal conducteur (23) est augmentée et la densité de capacité du condensateur MOM est encore améliorée. Par rapport à la puce de l'état de la technique, dans une situation de même valeur de capacité, la surface du condensateur MOM sur la puce est réduite et la surface de la puce est en outre réduite.
(ZH)一种MOM电容器及其制作方法,该电容器包括:本体层(20)、位于所述本体层(20)表面上的多层金属化层(21)和多层介质层(22),每两层金属化层(21)之间均具有一介质层(22),每一金属化层(21)具有多个相互平行的导电电极线(21a),且每两个导电电极线(21a)之间填充有隔离电介质(21b);位于导电电极线(21a)下方的介质层(22)表面内的导电通道(23),且在该MOM电容器的俯视图上,所述导电通道(23)贯穿与其对应的导电电极线(21a)的两端。该MOM电容器通过增加同一介质层(22)表面内相邻导电通道(23)间的相对面积,增加了导电通道(23)电容值,进而提高了MOM电容器的电容密度,较现有技术中的芯片,同样电容值的情况下,减小了芯片上MOM电容器的面积,进而减小了芯片的面积。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)