WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013120304) SEMICONDUCTOR MEMORY DEVICE AND ACCESS METHOD FOR SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/120304 International Application No.: PCT/CN2012/072808
Publication Date: 22.08.2013 International Filing Date: 22.03.2012
IPC:
H01L 27/108 (2006.01) ,H01L 29/778 (2006.01) ,H01L 21/8242 (2006.01) ,G11C 11/34 (2006.01)
Applicants: LUO, Zhijiong[US/US]; US (UsOnly)
ZHU, Zhengyong[CN/CN]; CN (UsOnly)
YIN, Haizhou[CN/US]; US (UsOnly)
ZHU, Huilong[US/US]; US (UsOnly)
INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES[CN/CN]; No. 3 Beitucheng West Road, Chaoyang District Beijing 100029, CN (AllExceptUS)
Inventors: LUO, Zhijiong; US
ZHU, Zhengyong; CN
YIN, Haizhou; US
ZHU, Huilong; US
Agent: CHINA SCIENCE PATENT AND TRADEMARK AGENT LTD.; 11/F., Bldg. D, International Finance and Economics Center No.87, West 3rd Ring North Rd., Haidian District Beijing 100089, CN
Priority Data:
201210031880.X13.02.2012CN
Title (EN) SEMICONDUCTOR MEMORY DEVICE AND ACCESS METHOD FOR SAME
(FR) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEURS ET PROCÉDÉ D'ACCÈS À CE DISPOSITIF
(ZH) 半导体存储器件及其访问方法
Abstract: front page image
(EN) Disclosed are a semiconductor memory device and an access method for same. The semiconductor memory device comprises a memory transistor, a first control transistor, and a second control transistor. The source and the gate of the first control transistor are connected to a first bit line and a first word line, respectively. The drain and the gate of the second control transistor are connected to a second word line and a second bit line, respectively. The gate of the memory transistor is connected to the drain of the first control transistor, the drain of the memory transistor is connected to the source of the second control transistor, and the source of the memory transistor is grounded. In addition, the memory transistor has a gate-controlled memory effect. The semiconductor memory device has an improved integration level and a lowered frequency of refresh operation.
(FR) L'invention porte sur un dispositif de mémoire à semi-conducteurs et sur un procédé d'accès à ce dispositif. Le dispositif de mémoire à semi-conducteurs comprend un transistor de mémoire, un premier transistor de commande et un second transistor de commande. La source et la grille du premier transistor de commande sont connectées à une première ligne de bit et une première ligne de mots, respectivement. Le drain et la grille du second transistor de commande sont connectés à une seconde ligne de mot et une seconde ligne de bit, respectivement. La grille du transistor de mémoire est connectée au drain du premier transistor de commande, le drain du transistor de mémoire est connecté à la source du second transistor de commande, et la source du transistor de mémoire est mise à la masse. De plus, le transistor de mémoire possède un effet de mémoire à commande par la grille. Le dispositif de mémoire à semi-conducteurs possède un niveau d'intégration amélioré et une fréquence abaissée d'opération de rafraîchissement.
(ZH) 本申请公开了一种半导体存储器件及其访问方法,包括存储晶体管、第一控制晶体管、第二控制晶体管,其中,第一控制晶体管的源极和栅极分别与第一位线和第一字线相连接,第二控制晶体管的漏极和栅极分别与第二字线和第二位线相连接,存储晶体管的栅极与第一控制晶体管的漏极相连接,存储晶体管的漏极与第二控制晶体管的源极相连接,存储晶体管的源极与地相连接,并且,存储晶体管具有栅控记忆特性。该半导体存储器件提高了集成度并减少了刷新操作的频率。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)