WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013119029) METHOD FOR SEPARATING SEMICONDUCTOR DEVICES USING NANOPOROUS STRUCTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/119029    International Application No.:    PCT/KR2013/000934
Publication Date: 15.08.2013 International Filing Date: 06.02.2013
IPC:
H01L 33/22 (2010.01), H01L 33/32 (2010.01)
Applicants: SEOUL VIOSYS CO., LTD. [KR/KR]; 1B-36, 727-5, Wonsi-dong, Danwon-gu Ansan-si Gyeonggi-do 425-851 (KR).
UNIVERSITY INDUSTRY LIAISON OFFICE OF CHONNAM NATIONAL UNIVERSITY [KR/KR]; Main Building 8F 77 Yongbong-ro Buk-gu, Gwangju 500-757 (KR)
Inventors: RYU, Sang Wan; (KR).
KANG, Jin Ho; (KR)
Agent: AIP PATENT & LAW FIRM; Shinwon Building 8F 823-14, Yeoksam-dong Gangnam-gu, Seoul 135-933 (KR)
Priority Data:
10-2012-0011655 06.02.2012 KR
Title (EN) METHOD FOR SEPARATING SEMICONDUCTOR DEVICES USING NANOPOROUS STRUCTURE
(FR) PROCÉDÉ PERMETTANT DE SÉPARER DES DISPOSITIFS À SEMI-CONDUCTEUR À L'AIDE D'UNE STRUCTURE NANOPOREUSE
(KO) 나노포러스 구조를 이용한 반도체소자 분리방법
Abstract: front page image
(EN)The present invention relates to a method for separating semiconductor devices from a substrate using a nanoporous structure, wherein electrochemical etching is carried out in the absence of a surface metal layer, then the surface metal layer is deposited, and then a GaN thin film is transferred onto a metal wafer by means of wafer bonding and lift-off. The method for separating the semiconductor devices using a nanoporous structure includes the steps of: growing a first n-type nitride layer on the substrate; growing a dielectric layer on the first n-type nitride layer; forming a nanoporous structure in the first n-type nitride layer by means of electrochemical etching; re-growing a second n-type nitride layer on the first n-type nitride layer so as to form a second n-type nitride layer containing the dielectric layer; growing a multi-quantum well structure and a p-type nitride layer on the second n-type nitride layer for bonding with a conductive substrate; and separating the semiconductor devices from the substrate through selective HF etching of the dielectric layer.
(FR)La présente invention a trait à un procédé permettant de séparer des dispositifs à semi-conducteur à partir d'un substrat à l'aide d'une structure nanoporeuse. Le procédé comprend les étapes suivantes : une attaque électrochimique est effectuée en l'absence d'une couche de métal de surface, puis la couche de métal de surface est déposée, par la suite une couche mince de GaN est transférée sur une plaquette de métal au moyen d'un collage et d'un soulèvement de plaquette. Le procédé permettant de séparer les dispositifs à semi-conducteur à l'aide d'une structure nanoporeuse inclut les étapes consistant : à procéder à la croissance d'une première couche de nitrure de type N sur le substrat ; à procéder à la croissance d'une couche diélectrique sur la première couche de nitrure de type N ; à former une structure nanoporeuse dans la première couche de nitrure de type N au moyen d'une attaque électrochimique ; à procéder de nouveau à la croissance d'une seconde couche de nitrure de type N sur la première couche de nitrure de type N de manière à former une seconde couche de nitrure de type N contenant la couche diélectrique ; à procéder à la croissance d'une structure à multiples puits quantiques et d'une couche de nitrure de type P sur la seconde couche de nitrure de type N pour une liaison avec un substrat conducteur ; et à séparer les dispositifs à semi-conducteur à partir du substrat au moyen d'une gravure sélective au HF de la couche diélectrique.
(KO)본 발명은, 기판과 반도체소자를 분리하는 방법에 있어서, 표면 금속층이 없는 상태에서 전기화학에칭 공정을 수행하고, 그 후에 표면 금속층을 증착한 후, 웨이퍼 본딩과 리프트오프 공정을 통해 GaN 박막을 금속 웨이퍼로 전사하는 나노포러스 구조를 이용한 반도체소자 분리방법에 관한 것이다. 상기 나노 포러스 구조를 이용한 반도체 소자 분리 방법은, 기판 상에 제 1 n형 질화물층을 성장하는 단계; 상기 제 1 n형 질화물층 상에 유전층을 성장하는 단계; 전해에칭을 통해 상기 제 1 n형 질화물층 내부에 나노포러스구조를 형성시키는 단계; 상기 제 1 n형 질화물층 상에 제 2 n형 질화물층을 재성장시켜, 상기 유전층을 포함하는 제 2 n형 질화물층을 형성시키는 단계; 상기 제 2 n형 질화물층 상에 멀티양자우물구조 및 p형 질화물층을 성장하고, 통전형 기판과 접합하는 단계; 및 HF 에칭을 통해 상기 유전층을 선택적으로 에칭하여 기판으로부터 반도체 소자를 분리하는 단계; 를 포함한다.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Korean (KO)
Filing Language: Korean (KO)