WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013118415) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/118415    International Application No.:    PCT/JP2012/083529
Publication Date: 15.08.2013 International Filing Date: 25.12.2012
IPC:
H01L 25/07 (2006.01), H01L 25/18 (2006.01), H02M 1/00 (2007.01)
Applicants: FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, kawasaki-shi, Kanagawa 2109530 (JP)
Inventors: HORIO Masafumi; (JP).
FUKUDA Kyohei; (JP).
HORI Motohito; (JP).
IKEDA Yoshinari; (JP)
Agent: HONDA Ichiro; HONDA INTERNATIONAL PATENT & TRADEMARK OFFICE, 6th Floor, Yusei Fukushi Kotohira Bldg., 14-1, Toranomon 1-chome, Minato-ku, Tokyo 1050001 (JP)
Priority Data:
2012-026340 09.02.2012 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)Semiconductor chips (9-12) are disposed on an insulating substrate (1) that is provided with a conductive pattern, a metal pin-attached printed board (13) is disposed above the insulating substrate (1) with the semiconductor chips (9-12) therebetween, a plurality of external lead out terminals (21, 22, 23) are bonded to the insulating substrate (1), and the external lead out terminals (21, 22) are disposed in parallel by being adjacent to each other. Furthermore, metal foils (15, 16), which are formed to face each other on the front surface and the rear surface of the metal pin-attached printed board (13), are disposed above the semiconductor chips (9-12).
(FR)L'invention concerne un dispositif caractérisé en ce que des puces (9-12) à semiconducteurs sont disposées sur un substrat isolant (1) qui est doté d'un tracé conducteur, en ce qu'une carte imprimée (13) montée par broches métalliques est disposée au-dessus du substrat isolant (1), les puces (9-12) à semiconducteurs étant interposées entre ceux-ci, une pluralité de bornes externes (21, 22, 23) de conducteurs sont soudées au substrat isolant (1), et les bornes externes (21, 22) de conducteurs sont disposées en parallèle en étant adjacentes les unes aux autres. De plus, des feuilles métalliques (15, 16), qui sont formées de manière à se faire face sur la surface avant et la surface arrière de la carte imprimée (13) montée par broches métalliques, sont disposées au-dessus des puces (9-12) à semiconducteurs.
(JA) 導電パターン付絶縁基板1上に半導体チップ9~12を配置し、半導体チップ9~12を挟んで導電パターン付絶縁基板1の上方に金属ピン付プリント基板13を配置し、導電パターン付絶縁基板1に複数の外部導出端子21,22、23を固着し、複数の外部導出端子21,22を隣接平行配置する。また、金属ピン付プリント基板13のおもて面と裏面に互いに対向して形成された金属箔15,16を半導体チップ9~12の上方に配置する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)