Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2013118355) IRREVERSIBLE CIRCUIT ELEMENT
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/118355 International Application No.: PCT/JP2012/078318
Publication Date: 15.08.2013 International Filing Date: 01.11.2012
IPC:
H01P 1/36 (2006.01)
H ELECTRICITY
01
BASIC ELECTRIC ELEMENTS
P
WAVEGUIDES; RESONATORS, LINES OR OTHER DEVICES OF THE WAVEGUIDE TYPE
1
Auxiliary devices
32
Non-reciprocal transmission devices
36
Isolators
Applicants:
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventors:
和田 貴也 WADA Takaya; JP
Agent:
特許業務法人プロフィック特許事務所 PROFIC PC; 大阪府大阪市中央区南本町4丁目2番10号 本町永和ビル Hommachi Eiwa Building, 2-10, Minamihommachi 4-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Priority Data:
2012-02285806.02.2012JP
Title (EN) IRREVERSIBLE CIRCUIT ELEMENT
(FR) ÉLÉMENT DE CIRCUIT IRRÉVERSIBLE
(JA) 非可逆回路素子
Abstract:
(EN) The aim of the present invention is to realize low input impedance in an irreversible circuit element, to minimize the number of components and overall cost of the transmitting circuits, and to enable an isolation frequency to be adjusted without causing insertion loss to deteriorate. An irreversible circuit element (isolator) is provided with ferrite (32), first and second central electrodes (35, 36) arranged so as to intersect each other in the ferrite (32) in an insulated state, and a permanent magnet for applying a DC magnetic field in the intersecting portions of the first and second central electrodes (35, 36). One end of the first central electrode (35) is the input port (P1) and the other end is the output port (P2), one end of the second central electrode (36) is the input port (P1) and the other end is the ground port (P3), a resistive element (R) and a capacitance element (C1) connected in parallel to each other are connected in series between the input port (P1) and the output port (P2), and a capacitance means (C12) with a switchable capacitance is connected in parallel with the resistive element (R) between the input port (P1) and the output port (P2).
(FR) La présente invention vise à réaliser une faible impédance d'entrée dans un élément de circuit irréversible, afin de minimiser le nombre de composants et le coût global des circuits de transmission, et de permettre à une fréquence d'isolement d'être ajustée sans amener la perte d'insertion à se détériorer. Un élément de circuit irréversible (isolateur) est pourvu de ferrite (32), d'une première et d'une seconde électrode centrale (35, 36) conçues pour se croiser l'une l'autre dans la ferrite (32) dans un état isolé, et d'un aimant permanent pour l'application d'un champ magnétique à courant continu dans les parties qui se croisent des première et seconde électrodes centrales (35, 36). Une extrémité de la première électrode centrale (35) est le port d'entrée (P1) et l'autre extrémité est le port de sortie (P2), une extrémité de la seconde électrode centrale (36) est le port d'entrée (P1) et l'autre extrémité est le port de masse (P3), un élément résistif (R) et un élément capacitif (C1) connectés en parallèle l'un à l'autre sont connectés en série entre le port d'entrée (P1) et le port de sortie (P2), et un moyen capacitif (C12) doté d'une capacité pouvant être commutée est connecté en parallèle avec l'élément résistif (R) entre le port d'entrée (P1) et le port de sortie (P2).
(JA)  非可逆回路素子において、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えるとともに、挿入損失を劣化させることなくアイソレーション周波数を調整可能とすること。 フェライト32と、フェライト32に互いに絶縁状態で交差して配置された第1及び第2中心電極35,36と、第1及び第2中心電極35,36の交差部分に直流磁界を印加する永久磁石と、を備えた非可逆回路素子(アイソレータ)。第1中心電極35の一端を入力ポートP1とし他端を出力ポートP2とし、第2中心電極36の一端を入力ポートP1とし他端をグランドポートP3とし、入力ポートP1と出力ポートP2との間に、互いに並列に接続された抵抗素子Rと容量素子C1とが直列に接続されており、入力ポートP1と出力ポートP2との間に、容量を切り替え可能な容量手段C12が抵抗素子Rと並列に接続されている。
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)