WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013118233) THIN FILM SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND THIN FILM SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/118233    International Application No.:    PCT/JP2012/008461
Publication Date: 15.08.2013 International Filing Date: 28.12.2012
IPC:
H01L 29/786 (2006.01), H01L 21/205 (2006.01), H01L 21/336 (2006.01), H01L 29/417 (2006.01), H01L 51/50 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP)
Inventors: KANEGAE, Arinobu; .
NISHIDA, Kenichirou;
Agent: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Priority Data:
2012-023450 06.02.2012 JP
Title (EN) THIN FILM SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND THIN FILM SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMICONDUCTEUR À FILM MINCE ET DISPOSITIF À SEMICONDUCTEUR À FILM MINCE
(JA) 薄膜半導体装置の製造方法及び薄膜半導体装置
Abstract: front page image
(EN)This thin film semiconductor device (100) has two thin film transistors (100a and 100b), and each of the two thin film transistors (100a and 100b) is provided with gate electrode (111a and 111b), a gate insulation layer (112), a semiconductor film (113a and 113b), a channel protective layer (115a and 115b), an intrinsic semiconductor layer (114a and 114b), a contact layer (116a and 116b, 117b and 117c) formed contacting a portion of the lateral surface of the channel region, a source electrode (120a and 120c) formed on the contact layer (116a and 117b), and a drain electrode (120b and 120d) formed on the contact layer (116b and 117c) and opposite of the source electrode, wherein the conductivity types of the one contact layer (116a and 116b) and the other contact layer (117b and 117c) have mutually opposite polarity.
(FR)La présente invention concerne un dispositif (100) à semiconducteur à film mince, qui comprend deux transistors (100a et 100b) à film mince, chacun desdits deux transistors (100a et 100b) à film mince étant muni d'une électrode (111a et 111b) de grille, d'une couche (112) d'isolation de grille, d'un film (113a et 113b) de semiconducteur, d'une couche protectrice (115a et 115b) de canal, d'une couche (114a et 114b) de semiconducteur intrinsèque, d'une couche (116a et 116b, 117b et 117c) de contact formée au contact d'une partie de la surface latérale de la région de canal, d'une électrode (120a et 120c) de source formée sur la couche (116a et 117b) de contact et d'une électrode (120b et 120d) de drain formée sur la couche (116b et 117c) de contact et opposée à l'électrode de source, les types de conductivité de la couche (116a et 116b) de contact en question et de l'autre couche (117b et 117c) de contact étant de polarités mutuellement opposées.
(JA) 2つの薄膜トランジスタ部(100a及び100b)を有する薄膜半導体装置(100)であって、2つの薄膜トランジスタ部(100a及び100b)のそれぞれは、ゲート電極(111a及び111b)と、ゲート絶縁膜(112)と、半導体膜(113a及び113b)と、チャネル保護層(115a及び115b)と、真性半導体層(114a及び114b)と、チャネル領域の側面の一部に接して形成されたコンタクト層(116a及び116b、117b及び117c)と、コンタクト層(116a及び117b)上に形成されたソース電極(120a及び120c)と、コンタクト層(116b及び117c)上にソース電極と対向して形成されたドレイン電極(120b及び120d)とを備え、一方のコンタクト層(116a及び116b)と他方のコンタクト層(117b及び117c)は、相互に逆極性の導電型を有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)