WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013117155) SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/117155 International Application No.: PCT/CN2013/071398
Publication Date: 15.08.2013 International Filing Date: 05.02.2013
IPC:
H01L 21/20 (2006.01) ,H01L 33/00 (2010.01) ,H01L 29/02 (2006.01) ,H01L 21/02 (2006.01)
Applicants: GUO, Lei[CN/CN]; CN
LI, Yuan[CN/CN]; CN
Inventors: GUO, Lei; CN
LI, Yuan; CN
Agent: TSINGYIHUA INTELLECTUAL PROPERTY LLC; Room 301 Trade Building, Zhaolanyuan Tsinghua University, Qinghuayuan, Haidian District Beijing 100084, CN
Priority Data:
201210027752.808.02.2012CN
201210027809.408.02.2012CN
Title (EN) SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SAME
(FR) STRUCTURE À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FORMATION
Abstract: front page image
(EN) A method for forming a semiconductor structure is provided. The method comprises steps of: providing a substrate (100); forming a first single crystal semiconductor layer (200) on the substrate (100); etching the first single crystal semiconductor layer (200) to form a plurality of holes or trenches extending to a top surface of the substrate (100), or etching the first single crystal semiconductor layer (200) and the substrate (100) to form a plurality of holes or trenches extending into the substrate (100); etching the substrate (100) through the plurality of holes or trenches to form a porous structure in a region under the top surface of the substrate (100), thus forming a patterned structure on the porous structure; and depositing a single crystal semiconductor material to form a second single crystal semiconductor layer (300) on the patterned structure.
(FR) Un procédé de formation d'une structure à semi-conducteur est prévu. Le procédé comprend les étapes consistant à : la fourniture d'un substrat (100) ; la formation d'une première couche semi-conductrice monocristalline (200) sur le substrat (100) ; la gravure de la première couche semi-conductrice monocristalline (200) pour former une pluralité de trous ou de tranchées s'étendant à la surface supérieure du substrat (100), ou la gravure de la première couche semi-conductrice monocristalline (200) et du substrat (100) pour former une pluralité de trous ou de tranchées s'étendant dans le substrat (100) ; la gravure du substrat (100) à travers la pluralité de trous ou de tranchées pour former une structure poreuse dans une région sous la surface supérieure du substrat (100), formant ainsi une structure à motifs sur la structure poreuse ; et le dépôt d'un matériau semi-conducteur monocristallin pour former une seconde couche semi-conductrice monocristalline (300) sur la structure à motifs.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)