WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013115315) POWER MODULE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/115315 International Application No.: PCT/JP2013/052208
Publication Date: 08.08.2013 International Filing Date: 31.01.2013
IPC:
H01L 25/07 (2006.01) ,H01L 25/18 (2006.01)
Applicants: ROHM CO., LTD.[JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Inventors: SASAGAWA, Masashi; JP
Agent: MIYOSHI, Hidekazu; Toranomon Kotohira Tower, 2-8, Toranomon 1-chome, Minato-ku, Tokyo 1050001, JP
Priority Data:
2012-01875431.01.2012JP
Title (EN) POWER MODULE SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR DE MODULE DE PUISSANCE ET PROCÉDÉ DE FABRICATION DE CE DERNIER
(JA) パワーモジュール半導体装置およびその製造方法
Abstract: front page image
(EN) Provided is a power module semiconductor device, wherein a transfer mold can be made more compact and the amount of warp can be minimized by reducing thermal stress. A power module semiconductor device (1) is provided with a ceramic substrate and a second plate layer (10b) that is arranged on the back face of the ceramic substrate and that is divided into a plurality of portions. At a first side of the ceramic substrate, low-voltage-side gate terminal electrodes (GL4, GL5, GL6) and low-voltage-side source terminal electrodes (SL4, SL5, SL6) are arranged adjacent to each other and high-voltage-side gate terminal electrodes (GL1, GL2, GL3) and high-voltage-side source terminal electrodes (SL1, SL2, SL3) are arranged adjacent to each other. Output terminal electrodes (UL, VL, WL) are arranged at a second side that is different from the first side, and a power supply voltage supplying terminal electrode (PL) and a ground potential terminal electrode (NL) are arranged at a third side that is different from the first and the second sides.
(FR) La présente invention se rapporte à un dispositif semi-conducteur de module de puissance, où un moule de transfert peut être rendu plus compact et l'importance du gauchissement peut être réduite à un minimum par réduction de la contrainte thermique. Un dispositif semi-conducteur de module de puissance (1) est pourvu d'un substrat en céramique et d'une seconde couche de plaque (10b) qui est agencée sur la face arrière du substrat en céramique et qui est divisée en une pluralité de parties. Au niveau d'un premier côté du substrat en céramique, des électrodes formant borne de grille côté basse tension (GL4, GL5, GL6) et des électrodes formant borne de source côté basse tension (SL4, SL5, SL6) sont agencées de sorte à être adjacentes les unes par rapport aux autres et des électrodes formant borne de grille côté haute tension (GL1, GL2, GL3) et des électrodes formant borne de source côté haute tension (SL1, SL2, SL3) sont agencées de sorte à être adjacentes les unes par rapport aux autres. Des électrodes formant borne de sortie (UL, VL, WL) sont agencées au niveau d'un deuxième côté qui est différent du premier côté, et une électrode formant borne d'alimentation de tension électrique (PL) et une électrode formant borne de potentiel de masse (NL) sont agencées au niveau d'un troisième côté qui est différent des premier et deuxième côtés.
(JA) トランスファモールドの小型化および熱応力低減化による反り量の低減化を実現可能なパワーモジュール半導体装置を提供する。パワーモジュール半導体装置(1)は、セラミック基板と、セラミック基板の裏面に配置され、複数に分割された第2プレート層(10b)とを備える。セラミック基板の第1の辺に、低圧側ゲート端子電極(GL4,GL5,GL6)と、低圧側ソース端子電極(SL4,SL5,SL6)とを隣接して配置し、高圧側ゲート端子電極(GL1,GL2,GL3)と、高圧側ソース端子電極(SL1,SL2,SL3)とを隣接して配置する。第1の辺と別の第2の辺には、出力端子電極(UL,VL,WL)が配置され、第1の辺および第2の辺と異なる第3の辺には、電源電圧供給端子電極(PL)と、接地電位端子電極(NL)が配置される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)