WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013114919) METHOD OF MANUFACTURING ELECTRONIC PART
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/114919    International Application No.:    PCT/JP2013/050171
Publication Date: 08.08.2013 International Filing Date: 09.01.2013
IPC:
H01L 41/22 (2013.01), H01L 41/09 (2006.01), H01L 41/18 (2006.01), H03H 3/08 (2006.01), H03H 9/25 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP)
Inventors: TSUDA, Motoji; (JP)
Agent: MIYAZAKI & METSUGI; Chuo Odori FN Bldg., 3-8, Tokiwamachi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400028 (JP)
Priority Data:
2012-016808 30.01.2012 JP
Title (EN) METHOD OF MANUFACTURING ELECTRONIC PART
(FR) PROCÉDÉ DE FABRICATION D'UNE PIÈCE ÉLECTRONIQUE
(JA) 電子部品の製造方法
Abstract: front page image
(EN)Provided is a method of manufacturing an electronic part, wherein an intermediate inspection can be executed during manufacturing processes. In a process wherein a plurality of element electrodes (11) and a feeding line (22) are formed on a mother substrate (21) that is for providing substrates (10), the plurality of element electrodes (11) and the feeding line (22) are formed such that pad sections (11b) of each of the plurality of element electrodes (11) and the feeding line (22) are opposed to each other in planar view with gaps interposed therebetween, and such that the feeding line (22) is positioned lower than the pad sections (11b). A plating film (27) that electrically connects the feeding line (22) and the pad sections (11b) is formed by executing electroplating while feeding electricity to the feeding line (22). Electronic parts (1) are obtained by dividing the mother substrate (21) into individual pieces.
(FR)L'invention concerne un procédé de fabrication d'une pièce électronique, caractérisé en ce qu'un contrôle intermédiaire peut être exécuté pendant des processus de fabrication. Dans un processus où une pluralité d'électrodes élémentaires (11) et une ligne (22) d'alimentation sont formées sur un substrat-mère (21) destiné à constituer des substrats (10), la pluralité d'électrodes élémentaires (11) et la ligne (22) d'alimentation sont formées de telle façon que des sections (11b) de plages de la pluralité d'électrodes élémentaires (11) et de la ligne (22) d'alimentation sont opposées les unes aux autres dans une vue en plan, des écartements étant interposés entre elles, et de telle façon que la ligne (22) d'alimentation soit positionnée plus bas que les sections (11b) de plages. Un film (27) de placage qui relie électriquement la ligne (22) d'alimentation et les sections (11b) de plages est formé en exécutant un placage électrolytique tout en envoyant de l'électricité à la ligne (22) d'alimentation. Des pièces électroniques (1) sont obtenues en divisant le substrat-mère (21) en morceaux individuels.
(JA) 製造工程において中間検査可能な電子部品の製造方法を提供する。 基板10を構成するためのマザー基板21の上に、複数の素子電極11と、給電ライン22とを形成する工程であって、平面視において複数の素子電極11のそれぞれのパッド部11bと給電ライン22とがギャップを介して対向し、且つ当該パッド部11bよりも給電ライン22が下方に位置するように複数の素子電極11と給電ライン22とを形成する。給電ライン22に給電しながら電解めっきを行うことにより、給電ライン22とパッド部11bとを電気的に接続するめっき膜27を形成する。マザー基板21を個片化することにより電子部品1を得る。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)