WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013113636) LOW-NOISE AMPLIFIER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/113636    International Application No.:    PCT/EP2013/051492
Publication Date: 08.08.2013 International Filing Date: 25.01.2013
IPC:
H03F 1/26 (2006.01), H03F 3/195 (2006.01)
Applicants: TELEFONAKTIEBOLAGET L M ERICSSON (PUBL) [SE/SE]; S-164 83 Stockholm (SE)
Inventors: MATTISSON, Sven; (SE).
ANDERSSON, Stefan; (SE)
Agent: ANDERSSON, Ola; Ericsson AB Nya Vattentornet S-221 83 Lund (SE)
Priority Data:
12153472.1 01.02.2012 EP
61/596,330 08.02.2012 US
Title (EN) LOW-NOISE AMPLIFIER
(FR) AMPLIFICATEUR À FAIBLE BRUIT
Abstract: front page image
(EN)A common source or common emitter LNA circuit (30) for amplifying signals at an operating frequency ƒ in a receiver circuit (10) is disclosed. The LNA circuit (30) comprises an input transistor (50) arranged to, in operation, be biased to have a transconductance gm at the operating frequency ƒ, and having a first terminal (52), which is a gate or base terminal, operatively connected to an input terminal (32) of the LNA circuit (30). The LNA circuit (30) further comprises a shunt-feedback capacitor (60) operatively connected between the first terminal (52) of the input transistor (50) and a second terminal (54), which is a drain or collector terminal, of the input transistor (50). Furthermore, the LNA circuit (30) comprises an output capacitor (65) operatively connected between the second terminal (54) of the input transistor (50) and an output terminal (34) of the LNA circuit. The output capacitor (65) has a capacitance value CL < gm .
(FR)L'invention concerne un circuit d'amplificateur à faible bruit (LNA) à source commune ou à émetteur commun (30) conçu pour amplifier des signaux à une fréquence de fonctionnement ƒ dans un circuit récepteur (10). Le circuit LNA (30) comprend un transistor d'entrée (50) agencé pour, en fonctionnement, être polarisé de façon à avoir une transconductance g m à la fréquence de fonctionnement f, et ayant une première borne (52), qui est une borne de grille ou de base connectée fonctionnellement à une borne d'entrée (32) du circuit LNA (30). Le circuit LNA (30) comprend en outre un condensateur de rétroaction shunt (60) connecté fonctionnellement entre la première borne (52) du transistor d'entrée (50) et une seconde borne (54), qui est une borne du drain ou du collecteur du transistor d'entrée (50). En outre, le circuit LNA (30) comprend un condensateur de sortie (65) connecté fonctionnellement entre la seconde borne (54) du transistor d'entrée (50) et une borne de sortie (34) du circuit LNA. Le condensateur de sortie (65) a une valeur de capacité C L < g m .
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)