Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2013112314) PARA-VIRTUALIZED ASYMMETRIC GPU PROCESSORS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/112314 International Application No.: PCT/US2013/021507
Publication Date: 01.08.2013 International Filing Date: 15.01.2013
IPC:
G06F 9/44 (2006.01) ,G06F 13/14 (2006.01) ,G06F 9/30 (2006.01) ,G06F 9/38 (2006.01)
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
44
Arrangements for executing specific programmes
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
13
Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
14
Handling requests for interconnection or transfer
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
9
Arrangements for programme control, e.g. control unit
06
using stored programme, i.e. using internal store of processing equipment to receive and retain programme
30
Arrangements for executing machine- instructions, e.g. instruction decode
38
Concurrent instruction execution, e.g. pipeline, look ahead
Applicants:
MICROSOFT CORPORATION [US/US]; One Microsoft Way Redmond, Washington 98052-6399, US (AllExceptUS)
Inventors:
MALAKAPALLI, Meher Prasad; US
PATRICK, Stuart Raymond; US
Priority Data:
13/355,79023.01.2012US
Title (EN) PARA-VIRTUALIZED ASYMMETRIC GPU PROCESSORS
(FR) PROCESSEURS POUR UNITÉ DE TRAITEMENT GRAPHIQUE (GPU) ASYMÉTRIQUE PARA -VIRTUALISÉE
Abstract:
(EN) The present invention extends to methods, systems, and computer program products for providing asymmetric Graphical Processing Unit ("GPU") processors in a para-virtualized environment. A virtual GPU ("vGPU") within a child partition of the para-virtualized environment includes a kernel-mode driver ("KMD") and a user-mode driver ("UMD"). The KMD includes a plurality of virtual nodes. Each virtual node performs a different type of operation in parallel with other types of operations. The KMD is declared as a multi-engine GPU. The UMD schedules operations for parallel execution on the virtual nodes. A render component within a root partition of the para-virtualized environment executes GPU commands received from the vGPU at the physical GPU. A plurality of memory access channels established between the KMD and the render component communicate GPU commands between a corresponding virtual node at the KMD and the render component.
(FR) La présente invention concerne des procédés, des systèmes et des produits de programme d'ordinateur pour fournir des processeurs d'unité de traitement graphique (gpu) asymétrique dans un environnement para -virtualisé. Une Unité de Traitement Graphique (GPU) virtuel ("vGPU") à l'intérieur d'une partition-enfant de l'environnement para -virtualisé comprend un circuit d'attaque à mode de noyau ("KMD") et un circuit d'attaque à mode utilisateur (" UMD"). Le KMD comprend une pluralité de nœuds virtuels. Chaque nœud virtuel exécute un type différent d'opération en parallèle d'autres types d'opérations. On déclare le KMD comme Unité de Traitement Graphique (GPU) multi-moteur. L'UMD planifie des opérations pour une exécution parallèle sur les nœuds virtuels. Un composant de rendu à l'intérieur d'une partition racine de l'environnement para-virtualisé exécute des commandes GPU reçu en provenance de la vGPU au niveau de l'Unité de Traitement Graphique (GPU) physique. Une pluralité de canaux d'accès mémoire établis entre le KMD et le composant de rendu communiquent des commandes d'Unité de Traitement Graphique (GPU) entre un nœud virtuel correspondant au niveau du KMD et le composant de rendu.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: English (EN)
Filing Language: English (EN)