Some content of this application is unavailable at the moment.
If this situation persist, please contact us atFeedback&Contact
1. (WO2013060801) METHOD AND DEVICE FOR MANAGING A KEY MATRIX, CORRESPONDING COMPUTER PROGRAM PRODUCT AND STORAGE MEANS
Latest bibliographic data on file with the International Bureau   

Pub. No.: WO/2013/060801 International Application No.: PCT/EP2012/071189
Publication Date: 02.05.2013 International Filing Date: 25.10.2012
IPC:
H03M 11/00 (2006.01) ,G06F 21/83 (2013.01)
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
M
CODING, DECODING OR CODE CONVERSION, IN GENERAL
11
Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
G PHYSICS
06
COMPUTING; CALCULATING; COUNTING
F
ELECTRIC DIGITAL DATA PROCESSING
21
Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
70
Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
82
Protecting input, output or interconnection devices
83
input devices, e.g. keyboards, mice or controllers thereof
Applicants:
COMPAGNIE INDUSTRIELLE ET FINANCIERE D'INGENIERIE "INGENICO" [FR/FR]; 28/32 Boulevard de Grenelle F-75015 Paris, FR
Inventors:
BELLAHCENE, Mohammed; FR
BENOIT, Olivier; FR
DELORME, Jean-Jacques; FR
Agent:
GUENE, Patrick; 90333 B Technopôle Atalante 16B rue de Jouanet F-35703 Rennes Cedex 7, FR
Priority Data:
115979828.10.2011FR
Title (EN) METHOD AND DEVICE FOR MANAGING A KEY MATRIX, CORRESPONDING COMPUTER PROGRAM PRODUCT AND STORAGE MEANS
(FR) PROCEDE ET DISPOSITIF DE GESTION D'UNE MATRICE DE TOUCHES, PRODUIT PROGRAMME D'ORDINATEUR ET MOYEN DE STOCKAGE CORRESPONDANTS
Abstract:
(EN) The invention relates to a method for managing, by means of a device, a matrix of keys, including at least one line (LG0 to LG3) and at least two columns (COL0 to COL2), each key making it possible to short circuit a line and a column of said matrix when pressed. The method includes at least one iteration of a sweeping phase, including the following steps for each one of the successively processed lines: writing of a predetermined logic value in the line; and for each column, reading of a logic value in the column to determine whether the column is short circuited with the line, by means of a comparison between the read logic value and the predetermined logic value. For each one of the lines processed successively: the step of writing the predetermined logic value in the line is carried out during a predetermined time interval (T); for each column, the step of reading a logic value in the column is carried out during a first portion (T1) of the predetermined time interval; the sweeping phase includes an additional step, for each column, of writing the predetermined logic value in the column, during a second portion (T2) of the predetermined time interval, the duration of the predetermined time interval being equal to the sum of the durations of the first portion and of the second portion.
(FR) Il est proposé un procédé de gestion, par un dispositif, d'une matrice de touches comprenant au moins une ligne (LG0 à LG3) et au moins deux colonnes (COL0 à COL2), chaque touche permettant, quand elle est pressée, de court-circuiter une ligne et une colonne de ladite matrice. Le procédé comprend au moins une itération d'une phase de balayage comprenant les étapes suivantes pour chacune des lignes traitées successivement : écriture d'une valeur logique prédéterminée sur la ligne; et pour chaque colonne, lecture d'une valeur logique sur la colonne pour déterminer si la colonne est en court-circuit avec la ligne, par comparaison entre la valeur logique lue et la valeur logique prédéterminée, Pour chacune des lignes traitées successivement : l'étape d'écriture de la valeur logique prédéterminée sur la ligne est effectuée pendant un intervalle de temps prédéterminé (T); pour chaque colonne, l'étape de lecture d'une valeur logique sur la colonne est effectuée pendant une première partie (T1) de l'intervalle de temps prédéterminé; la phase de balayage comprend une étape supplémentaire, pour chaque colonne, d'écriture de la valeur logique prédéterminée sur la colonne, pendant une seconde partie (T2) de l'intervalle de temps prédéterminé, la durée de l'intervalle de temps prédéterminé étant égale à la somme des durées des première et seconde parties.
front page image
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
African Regional Intellectual Property Organization (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Office (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
Publication Language: French (FR)
Filing Language: French (FR)