WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013059181) PACKAGE-ON-PACKAGE ASSEMBLY WITH WIRE BOND VIAS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/059181    International Application No.:    PCT/US2012/060402
Publication Date: 25.04.2013 International Filing Date: 16.10.2012
IPC:
H01L 25/10 (2006.01), H01L 23/31 (2006.01), H01L 23/495 (2006.01), H01L 23/498 (2006.01), H01L 21/48 (2006.01)
Applicants: INVENSAS CORPORATION [US/US]; 2702 Orchard Parkway San Jose, CA 95134 (US)
Inventors: CHAU, Ellis; (US).
CO, Reynaldo; (US).
ALATORRE, Roseann; (US).
DAMBERG, Philip; (US).
WANG, Wei-shun; (US).
YANG, Se, Young; (US).
ZHAO, Zhijun; (US)
Agent: HAGES, Michael, T.; Lerner, David, Littenberg, Krumholz & Mentlik, LLP 600 South Avenue West Westfield, NJ 07090 (US)
Priority Data:
13/405,108 24.02.2012 US
61/547,930 17.10.2011 US
13/404,458 24.02.2012 US
13/404,408 24.02.2012 US
Title (EN) PACKAGE-ON-PACKAGE ASSEMBLY WITH WIRE BOND VIAS
(FR) ENSEMBLE BOÎTIER SUR BOÎTIER DOTÉ DE TROUS D'INTERCONNEXION DE FILS
Abstract: front page image
(EN)A microelectronic package (10) can include wire bonds (32) having bases (34) bonded to respective conductive elements (28) on a substrate (12) and ends (36) opposite the bases (34). A dielectric encapsulation layer (42) extends from the substrate (12) and covers portions of the wire bonds (32) such that covered portions of the wire bonds (32) are separated from one another by the encapsulation layer (42), wherein unencapsulated portions (39) of the wire bonds (32) are defined by portions of the wire bonds (32) which are uncovered by the encapsulation layer (42). Unencapsulated portions (39) can be disposed at positions in a pattern having a minimum pitch which is greater than a first minimum pitch between bases (34) of adjacent wire bonds (32).
(FR)La présente invention se rapporte à un boîtier microélectronique (10) qui peut comprendre des connexions (32) par fils comprenant des bases (34) reliées à des éléments conducteurs respectifs (28) sur un substrat (12), ainsi que des extrémités (36) opposées aux bases (34). Une couche d'encapsulation diélectrique (42) s'étend depuis le substrat (12) et recouvre des parties des connexions (32) par fils de telle sorte que les parties recouvertes des connexions (32) par fils soient séparées les unes des autres par la couche d'encapsulation (42), les parties non encapsulées (39) des connexions (32) par fils étant définies par les parties des connexions (32) par fils qui ne sont pas recouvertes par la couche d'encapsulation (42). Les parties non encapsulées (39) peuvent être disposées à des positions dans un motif qui présente un pas minimal qui est plus grand qu'un premier pas minimal entre les bases (34) des connexions (32) par fils adjacentes.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)