WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013058930) INTERLEAVED ARCHITECTURE TRACING AND MICROARCHITECTURE TRACING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/058930    International Application No.:    PCT/US2012/056430
Publication Date: 25.04.2013 International Filing Date: 20.09.2012
Chapter 2 Demand Filed:    20.07.2013    
IPC:
G06F 11/36 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, CA 92121 (US) (For All Designated States Except US).
VENKUMAHANTI, Suresh, K. [IN/US]; (US) (US only).
BALASUNDARAM, Prasanna, Kumar [IN/US]; (US) (US only).
LESTER, Robert, A. [US/US]; (US) (US only)
Inventors: VENKUMAHANTI, Suresh, K.; (US).
BALASUNDARAM, Prasanna, Kumar; (US).
LESTER, Robert, A.; (US)
Agent: KAMARCHIK, Peter; Qualcomm Incorporated 5775 Morehouse Drive San Diego, CA 92121 (US)
Priority Data:
13/237,071 20.09.2011 US
Title (EN) INTERLEAVED ARCHITECTURE TRACING AND MICROARCHITECTURE TRACING
(FR) TRAÇAGE ENTRELACÉ D'ARCHITECTURE ET TRAÇAGE DE MICROARCHITECTURE
Abstract: front page image
(EN)Systems and method for embedded trace macrocell (ETM) devices configured to dynamically interleave architecture/program tracing with microarchitecture/hardware tracing. An ETM device includes logic to enable interleaved program tracing and hardware state sampling. A core interface is configured to receive program trace and hardware state information of a microprocessor and a combining module is configured to interleave the program trace and hardware state information. A packet generation module may be configured to packetize the program trace and hardware state information into packets at operational speeds of the microprocessor.
(FR)L'invention concerne des systèmes et un procédé destinés à des dispositifs à macrocellule de traçage intégrée (ETM) configurés pour entrelacer de façon dynamique un traçage architecture/programme avec un traçage microarchitecture/matériel. Un dispositif ETM comprend une logique permettant d'activer un traçage de programme entrelacé et un échantillonnage de l'état du matériel. Une interface centrale est configurée pour recevoir une trace du programme et des informations sur l'état du matériel d'un microprocesseur, et un module de combinaison est configuré pour entrelacer la trace du programme et les informations sur l'état du matériel. Un module de génération de paquets peut être configuré pour mettre en paquets la trace du programme et les informations sur l'état du matériel à des vitesses opérationnelles du microprocesseur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)