WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013057785) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/057785    International Application No.:    PCT/JP2011/073885
Publication Date: 25.04.2013 International Filing Date: 18.10.2011
Chapter 2 Demand Filed:    28.02.2012    
IPC:
H01L 21/8244 (2006.01), G11C 11/413 (2006.01), H01L 27/11 (2006.01)
Applicants: Unisantis Electronics Singapore Pte. Ltd. [SG/SG]; 111, North Bridge Road, #16-04, Peninsula Plaza 179098 (SG) (For All Designated States Except US).
MASUOKA Fujio [JP/JP]; (JP) (For US Only).
NAKAMURA Hiroki [JP/JP]; (JP) (For US Only).
ARAI Shintaro [JP/JP]; (JP) (For US Only)
Inventors: MASUOKA Fujio; (JP).
NAKAMURA Hiroki; (JP).
ARAI Shintaro; (JP)
Agent: TSUJII Koichi; NAKAMURA & PARTNERS, Shin-Tokyo Bldg., 3-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1008355 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)The problem addressed by the present invention is to provide a static memory cell using a surrounding gate transistor (SGT) which is highly integrated and ensures stable operation. A six transistor SRAM cell comprises: a first driver transistor constituted by an SGT having a first gate electrode made of at least a metal that is formed on the periphery of a first gate insulating film; a first selection transistor constituted by an SGT having a second gate electrode made of at least a metal that is formed on the periphery of a second gate insulating film; a first load transistor constituted by an SGT having a third gate electrode made of at least a metal that is formed on the periphery of a third gate insulating film; and a first gate wire connected to said second gate electrode. The perimeter of an island-shaped semiconductor layer of said driver transistor is less than two times of the perimeter of the island-shaped semiconductor layer of the selection transistor and the voltage applied to the second gate electrode is lower than the voltage applied to a first conductive type high-concentration semiconductor layer at the upper portion of the island-shaped semiconductor layer of the selection transistor, thereby solving the above problem.
(FR)L'objectif de la présente invention est de proposer une cellule de mémoire statique en utilisant un transistor à grille enveloppante (SGT) qui est hautement intégré et assure un fonctionnement stable. Une cellule SRAM à six transistors comprend : un premier transistor d'attaque constitué d'un transistor SGT ayant une première électrode de grille faite d'au moins un métal qui est formé sur la périphérie d'un premier film d'isolation de grille; un premier transistor de sélection constitué d'un transistor SGT ayant une deuxième électrode de grille faite d'au moins un métal formé sur la périphérie d'un deuxième film d'isolation de grille; un premier transistor de charge constitué d'un transistor SGT ayant une troisième électrode de grille fait d'au moins un métal formé sur la périphérie d'un troisième film d'isolation de grille; et un premier fil de grille connecté à ladite deuxième électrode de grille. Le périmètre d'une couche semiconductrice en forme d'îlot dudit transistor d'attaque est de moins de deux fois le périmètre de la couche semiconductrice en forme d'îlot du transistor de sélection et la tension appliquée à la deuxième électrode de grille est inférieure à la tension appliquée à une couche semiconductrice à haute concentration d'un premier type de conduction dans la partie supérieure de la couche semiconductrice en forme d'îlot du transistor de sélection, ce qui résout le problème exposé ci-dessus.
(JA) SGTを用いた高集積で動作安定性を確保したスタティック型メモリセルを提供することを課題とする。 第1のゲート絶縁膜の周囲に形成された少なくとも金属からなる第1のゲート電極と、 で構成されたSGTからなる第1のドライバトランジスタと、 第2のゲート絶縁膜の周囲に形成された少なくとも金属からなる第2のゲート電極と、 で構成されたSGTからなる第1の選択トランジスタと、 第3のゲート絶縁膜の周囲に形成された少なくとも金属からなる第3のゲート電極と、 で構成されたSGTからなる第1のロードトランジスタと、 前記第2のゲート電極に接続される第1のゲート配線と、 を含む6トランジスタSRAMセルであって、 前記ドライバトランジスタの島状半導体層の周囲長は、選択トランジスタの島状半導体層の周囲長の二倍未満であることを特徴とし、 第2のゲート電極に印加される電圧は、 選択トランジスタの島状半導体層上部の第1導電型高濃度半導体層に印加される電圧より低いことを特徴とすることにより上記課題を解決する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)