WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013057002) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING THE LATTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/057002    International Application No.:    PCT/EP2012/069868
Publication Date: 25.04.2013 International Filing Date: 08.10.2012
IPC:
H01L 27/15 (2006.01), H01L 33/38 (2010.01), H01L 33/08 (2010.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE)
Inventors: AVRAMESCU, Adrian Stefan; (DE).
RODE, Patrick; (DE).
STRASSBURG, Martin; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schlossschmidstr. 5 80639 Munich (DE)
Priority Data:
10 2011 116 232.5 17.10.2011 DE
Title (DE) OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZU DESSEN HERSTELLUNG
(EN) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING THE LATTER
(FR) PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION CORRESPONDANT
Abstract: front page image
(DE)Es wird ein Halbleiterchip mit einem Schichtenstapel angegeben, der eine erste Halbleiterschichtenfolge (21a) und eine zweite Halbleiterschichtenfolge (21b) aufweist. Die erste Halbleiterschichtenfolge (21a) weist einen ersten Halbleiterbereich (2a) eines ersten Leitfähigkeitstyps, eine zweiten Halbleiterbereich (2b) eines zweiten Leitfähigkeitstyps und eine dazwischen angeordnete aktive Zone (1a) auf. Die zweite Halbleiterschichtenfolge (21b) weist den zweiten Halbleiterbereich (2b) des zweiten Leitfähigkeitstyps, einen dritten Halbleiterbereich (2c) des ersten Leitfähigkeitstyps und eine dazwischen angeordnete zweite aktive Zone (1b) auf. Weiter wird ein Verfahren zum Herstellen eines derartigen Halbleitertyps angegeben.
(EN)The invention states a semiconductor chip having a layer stack which has a first semiconductor layer sequence (21a) and a second semiconductor layer sequence (21b). The first semiconductor layer sequence (21a) has a first semiconductor region (2a) of a first conductivity type, a second semiconductor region (2b) of a second conductivity type and an active zone (1a) arranged in between. The second semiconductor layer sequence (21b) has the second semiconductor region (2b) of the second conductivity type, a third semiconductor region (2c) of the first conductivity type and a second active zone (1b) arranged in between. The invention also states a method for producing such a semiconductor type.
(FR)L'invention concerne une puce semi-conductrice comprenant un empilage de couches qui comporte une première succession de couches semi-conductrices (21a) et une deuxième succession de couches semi-conductrices (21b). La première succession de couches semi-conductrices (21a) comporte une première zone semi-conductrice (2a) ayant un premier type de conductivité, une deuxième zone semi-conductrice (2b) ayant un deuxième type de conductivité et une zone active (1a) disposée entre lesdites zones. La deuxième succession de couches semi-conductrices (21b) comporte la deuxième zone semi-conductrice (2b) ayant le deuxième type de conductivité, une troisième zone semi-conductrice (2c) ayant le premier type de conductivité et une deuxième zone active (1b) disposée entre lesdites zones. L'invention concerne en outre un procédé de fabrication d'un semi-conducteur de ce type.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)