WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013054917) SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/054917    International Application No.:    PCT/JP2012/076519
Publication Date: 18.04.2013 International Filing Date: 12.10.2012
IPC:
H01L 33/32 (2010.01), H01L 21/301 (2006.01)
Applicants: TAMURA CORPORATION [JP/JP]; 1-19-43, Higashi-Oizumi, Nerima-ku, Tokyo 1788511 (JP).
KOHA CO., LTD. [JP/JP]; 6-8, Kouyama 2-chome, Nerima-ku, Tokyo 1760022 (JP)
Inventors: TAKIZAWA, Masaru; (JP)
Agent: HIRATA, Tadao; Hirata & Partners, 29th Floor, Shinjuku Front Tower, 2-21-1, Kitashinjuku, Shinjuku-ku, Tokyo 1690074 (JP)
Priority Data:
2011-226047 13.10.2011 JP
Title (EN) SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREOF
(FR) ELÉMENT SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体素子及びその製造方法
Abstract: front page image
(EN)Provided are a semiconductor element and manufacturing method thereof in which positioning is simple when cutting elements from a wafer and in which damage such as peeling and cracking due to cleavage of the substrate can be suppressed. A light-emitting element (10) is provided with: first and second primary surfaces (1a, 1b) positioned opposite of each other, and a first lateral surface (1c) parallel to a direction parallel with the first primary surface (1a) and the cleaved surface; a Ga2O3 substrate (11) having a second lateral surface (1d) which intersects with the first lateral surface (1c); a GaN-based semiconductor layer (12) formed on the first primary surface (1a) of the Ga2O3 substrate (11); and a step portion (15) which is formed at the corner of the second lateral surface (1d) and the second primary surface (1b) of the Ga2O3 substrate (11) and which is a depression that suppresses peeling when the Ga2O3 wafer substrate (11) is split into element units with a dicing blade.
(FR)L'invention concerne un élément semi-conducteur et son procédé de fabrication grâce auquel le positionnement est simple, lorsque des éléments sont coupés d'une tranche, et l'endommagement, tel qu'un décollement ou une fissuration due à un clivage du substrat, peut être supprimé. Un élément émettant de la lumière (10) est pourvu : de première et seconde surfaces primaires (1a, 1b), positionnées de façon opposée l'une à l'autre, et d'une première surface latérale (1c), parallèle à une direction parallèle à la première surface primaire (1a) et à la surface clivée ; d'un substrat de Ga2O3 (11) ayant une seconde surface latérale (1d) qui croise la première surface latérale (1c) ; d'une couche de semi-conducteur à base de GaN (12) formée sur la première surface primaire (1a) du substrat de Ga2O3 (11) ; d'une partie en gradin (15) qui est formée au coin de la seconde surface latérale (1d) et de la seconde surface primaire (1b) du substrat de Ga2O3 (11) et qui est une dépression qui supprime le décollement lorsque le substrat de tranche de Ga2O3 (11) est divisé en éléments unitaires avec une lame de fragmentation.
(JA) ウエハから素子を切り出す際の位置決めが容易で、基板の劈開による剥がれや割れ等の損傷を抑制することができる半導体素子及びその製造方法を提供する。 発光素子10は、互いに反対側に位置する第1及び第2の主面1a、1b、第1の主面1a及び劈開面に平行な方向に平行な第1の側面1cと、第1の側面1cと交差する第2の側面1dを有するGa23基板11と、Ga23基板11の第1の主面1aに形成されたGaN系半導体層12と、Ga23基板11の第2の主面1bと第2の側面1dとの角部に形成され、ダイシングブレードでGa23ウエハ基板11を素子単位に分割する際の剥離を抑制する凹部としての段差部15とを備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)