WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013054740) DRIVE CIRCUIT SUBSTRATE AND MANUFACTURING METHOD THEREFOR, DISPLAY DEVICE, AND ELECTRONIC DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/054740    International Application No.:    PCT/JP2012/075846
Publication Date: 18.04.2013 International Filing Date: 04.10.2012
IPC:
H01L 21/336 (2006.01), G09F 9/30 (2006.01), G09F 9/37 (2006.01), H01L 29/786 (2006.01)
Applicants: SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075 (JP)
Inventors: YASUDA Ryouichi; (JP)
Agent: TSUBASA PATENT PROFESSIONAL CORPORATION; 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022 (JP)
Priority Data:
2011-226170 13.10.2011 JP
Title (EN) DRIVE CIRCUIT SUBSTRATE AND MANUFACTURING METHOD THEREFOR, DISPLAY DEVICE, AND ELECTRONIC DEVICE
(FR) SUBSTRAT DE CIRCUIT D'ATTAQUE ET SON PROCÉDÉ DE FABRICATION, DISPOSITIF D'AFFICHAGE ET DISPOSITIF ÉLECTRONIQUE
(JA) 駆動用回路基板およびその製造方法並びに表示装置および電子機器
Abstract: front page image
(EN)Provided are a drive circuit substrate that requires few manufacturing steps and that achieves improved use efficiency of materials, a manufacturing method therefor, a display device, and an electronic device. This display device is provided with: a pair of source/drain electrodes; an organic semiconductor layer that forms a channel region and that is provided so as to be in contact with the source/drain electrodes; an insulating layer that has a through hole penetrating to the source/drain electrodes, and that is formed from at least one layer provided on the organic semiconductor layer and the source/drain electrodes; a gate electrode that is provided at a position corresponding to the channel region; and a pixel electrode that is provided on the insulating layer, electrically connected to the source/drain electrodes via the through hole, made from the same material as the gate electrode, and has the same film thickness as the gate electrode.
(FR)L'invention porte sur un substrat de circuit d'attaque qui requiert peu d'étapes de fabrication et qui atteint un meilleur rendement d'utilisation de matériaux, son procédé de fabrication, un dispositif d'affichage et un dispositif électronique. Ce dispositif d'affichage comprend : une paire d'électrodes de source/drain ; une couche de semi-conducteur organique qui forme une région de canal et qui est placée de manière à être en contact avec les électrodes de source/drain ; une couche isolante qui comporte un trou traversant pénétrant dans les électrodes de source/drain, et qui est formée à partir d'au moins une couche placée sur la couche de semi-conducteur organique et les électrodes de source/drain ; une électrode de grille qui est placée à une position correspondant à la région de canal ; et une électrode de pixel qui est placée sur la couche isolante, est électriquement connectée aux électrodes de source/drain par le trou traversant, est faite du même matériau que l'électrode de grille et possède la même épaisseur de couche que l'électrode de grille.
(JA) 工程数が少なく、且つ、材料の利用効率が向上した駆動用回路基板およびその製造方法並びに表示装置および電子機器を提供する。本開示の表示装置は、一対のソース・ドレイン電極と、チャネル領域を形成すると共に、ソース・ドレイン電極に接して設けられた有機半導体層と、ソース・ドレイン電極まで貫通する貫通孔を有すると共に、有機半導体層およびソース・ドレイン電極上に設けられた少なくとも1層からなる絶縁層と、チャネル領域に対応する位置に設けられたゲート電極と、貫通孔を介して前記ソース・ドレイン電極に電気的に接続されると共に、ゲート電極と同一材料、且つ、同一膜厚で絶縁層上に設けられた画素用電極とを備える。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)