WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013054408) CIRCUIT BOARD FOR LARGE-CAPACITY MODULE PERIPHERAL CIRCUIT AND LARGE-CAPACITY MODULE CONTAINING PERIPHERAL CIRCUIT USING SAID CIRCUIT BOARD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/054408    International Application No.:    PCT/JP2011/073446
Publication Date: 18.04.2013 International Filing Date: 12.10.2011
IPC:
H01L 23/48 (2006.01), H01L 21/60 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
Applicants: NGK INSULATORS, LTD. [JP/JP]; 2-56, Suda-cho, Mizuho-ku, Nagoya-shi Aichi 4678530 (JP) (For All Designated States Except US).
YANO Shinsuke [JP/JP]; (JP) (For US Only).
HIRAI Takami [JP/JP]; (JP) (For US Only).
NANATAKI Tsutomu [JP/JP]; (JP) (For US Only).
YAMAGUCHI Hirofumi [JP/JP]; (JP) (For US Only)
Inventors: YANO Shinsuke; (JP).
HIRAI Takami; (JP).
NANATAKI Tsutomu; (JP).
YAMAGUCHI Hirofumi; (JP)
Agent: PROSPEC PATENT FIRM; 12th Floor, NAGOYA-KS Building, 1-18, Taiko 3-chome, Nakamura-ku, Nagoya-shi Aichi 4530801 (JP)
Priority Data:
Title (EN) CIRCUIT BOARD FOR LARGE-CAPACITY MODULE PERIPHERAL CIRCUIT AND LARGE-CAPACITY MODULE CONTAINING PERIPHERAL CIRCUIT USING SAID CIRCUIT BOARD
(FR) CARTE DE CIRCUITS IMPRIMÉS POUR CIRCUIT PÉRIPHÉRIQUE DE MODULE DE GRANDE CAPACITÉ ET MODULE DE GRANDE CAPACITÉ CONTENANT UN CIRCUIT PÉRIPHÉRIQUE UTILISANT LADITE CARTE DE CIRCUITS IMPRIMÉS
(JA) 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール
Abstract: front page image
(EN)[Problem] In a large-capacity module designed to be more compact/lightweight, reduce surge and reduce loss by integrating a drive circuit or other peripheral circuit into a power circuit, to reduce problems such as an increase in electrical resistance in a junction portion between a terminal of a power semiconductor element and an electrode of the peripheral circuit, and a decrease in dielectric strength between adjacent junction portions, said problems being caused by inadequate positioning of the terminal of the power semiconductor element arranged on the power circuit, relative to the electrode of the peripheral circuit. [Solution] Problems such as the abovementioned are reduced by providing a step on the surface of the peripheral circuit board, and, during integration of the power circuit with the peripheral circuit by means of contact between said step and a side surface of the power semiconductor element, positioning the electrode of the peripheral circuit board more accurately relative to the terminal of the power semiconductor element.
(FR)Selon la présente invention, dans un module de grande capacité conçu pour être plus compact/léger, on peut réduire une surtension et une perte par intégration d'un circuit de commande ou d'un autre circuit périphérique dans un circuit de puissance, pour réduire des problèmes tels qu'une augmentation de résistance électrique dans une partie de jonction entre une borne et un élément de semi-conducteur de puissance et une électrode du circuit périphérique, et une diminution de résistance diélectrique entre des parties de jonction adjacentes, lesdits problèmes étant produits par un positionnement inadéquat de la borne de l'élément de semi-conducteur de puissance agencé sur le circuit de puissance, par rapport à l'électrode du circuit périphérique. A cet effet, selon l'invention, les problèmes tels que ceux susmentionnés sont réduits en disposant un gradin sur la surface de la carte de circuits imprimés périphérique, et, durant l'intégration du circuit de puissance avec le circuit périphérique au moyen d'un contact entre ledit gradin et une surface latérale de l'élément de semi-conducteur de puissance, le positionnement de l'électrode de la carte de circuits imprimés périphérique de manière plus précise par rapport à la borne de l'élément semi-conducteur de puissance.
(JA)【課題】パワー回路上へのドライブ回路等の周辺回路の積層により小型軽量化、低サージ化、及び低損失化を図ろうとする大容量モジュールにおいて、パワー回路上に配設されるパワー半導体素子の端子と周辺回路の電極との位置合わせが不十分であることに起因するパワー半導体素子の端子と周辺回路の電極との接合部における電気抵抗の増大や隣り合う接合部間での絶縁耐圧の低下等の問題を軽減する。 【解決手段】周辺回路基板の表面に段差を設け、当該段差とパワー半導体素子の側面との接触によりパワー回路と周辺回路との積層時に周辺回路基板の電極とパワー半導体素子の端子との位置合わせをより正確に行うことにより、上記のような問題を軽減する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)