WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013054396) METHOD FOR MANUFACTURING PHOTOVOLTAIC POWER APPARATUS, AND PHOTOVOLTAIC POWER APPARATUS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/054396    International Application No.:    PCT/JP2011/073342
Publication Date: 18.04.2013 International Filing Date: 11.10.2011
IPC:
H01L 31/042 (2006.01)
Applicants: Mitsubishi Electric Corporation [JP/JP]; 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310 (JP) (For All Designated States Except US).
SATO, Takehiko [--/JP]; (JP) (For US Only).
HIZA, Shuichi [--/JP]; (JP) (For US Only).
SAKAI, Masashi [--/JP]; (JP) (For US Only).
OTA, Narihito [--/JP]; (JP) (For US Only).
MATSUNO, Shigeru [--/JP]; (JP) (For US Only)
Inventors: SATO, Takehiko; (JP).
HIZA, Shuichi; (JP).
SAKAI, Masashi; (JP).
OTA, Narihito; (JP).
MATSUNO, Shigeru; (JP)
Agent: SAKAI, Hiroaki; Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Priority Data:
Title (EN) METHOD FOR MANUFACTURING PHOTOVOLTAIC POWER APPARATUS, AND PHOTOVOLTAIC POWER APPARATUS
(FR) PROCÉDÉ DE FABRICATION D'APPAREIL À ÉNERGIE PHOTOVOLTAÏQUE ET APPAREIL À ÉNERGIE PHOTOVOLTAÏQUE
(JA) 光起電力装置の製造方法および光起電力装置
Abstract: front page image
(EN)This method for manufacturing a photovoltaic power apparatus includes: a first step wherein a recessed and projected structure is formed by forming recesses on one surface of a first conductivity-type or second conductivity-type crystalline semiconductor substrate; a second step wherein a first conductivity-type semiconductor film is formed on the one surface of the crystalline semiconductor substrate, said one surface including the insides of the recesses of the recessed and projected structure; a third step wherein an etching paste is applied to the insides of the recesses having the first conductivity-type semiconductor film formed therein, the surfaces of the recesses are exposed by removing, by etching, the first conductivity-type semiconductor film in the recesses, and first semiconductor bonded regions of the first conductivity-type semiconductor film and the crystalline semiconductor substrate are formed on the projections of the recessed and projected structure by leaving the first conductivity-type semiconductor film on the projections; a fourth step wherein the etching paste is removed; and a fifth step wherein second conductivity-type semiconductor films are formed in the exposed recesses, and second semiconductor bonded regions of the second conductivity-type semiconductor film and the crystalline semiconductor substrate are formed insides of the recesses.
(FR)La présente invention porte sur un procédé de fabrication d'appareil à énergie photovoltaïque, qui comprend : une première étape dans laquelle une structure à renfoncements et saillies est formée par formation de renfoncements sur une surface d'un substrat semi-conducteur cristallisé d'un premier type de conductivité ou d'un second type de conductivité ; une deuxième étape dans laquelle un film semi-conducteur de premier type de conductivité est formé sur la première surface du substrat semi-conducteur cristallisé, ladite première surface comprenant les intérieurs des renfoncements de la structure à renfoncements et saillies ; une troisième étape dans laquelle une pâte de gravure est appliquée sur les intérieurs des renfoncements ayant le film semi-conducteur de premier type de conductivité formé dans ceux-ci, les surfaces des renfoncements sont exposées par retrait, par gravure, du film semi-conducteur de premier type de conductivité dans les renfoncements, et des premières régions liées semi-conductrices du film semi-conducteur de premier type de conductivité et le substrat semi-conducteur cristallisé sont formées sur les saillies de la structure à renfoncements et saillies en laissant le film semi-conducteur de premier type de conductivité sur les saillies ; une quatrième étape dans laquelle la pâte de gravure est retirée ; et une cinquième étape dans laquelle des films semi-conducteurs de second type de conductivité sont formés dans les renfoncements exposés et des secondes régions liées semi-conductrices du film semi-conducteur de second type de conductivité et du substrat semi-conducteur cristallisé sont formées à l'intérieur des renfoncements.
(JA) 第1導電型または第2導電型の結晶系半導体基板の一面側に凹部を形成して凹凸構造を形成する第1工程と、前記凹凸構造の凹部内を含む前記結晶系半導体基板の一面側に第1導電型の半導体膜を形成する第2工程と、前記第1導電型の半導体膜が形成された前記凹部内にエッチングペーストを塗布して、前記凹部内の第1導電型の半導体膜をエッチング除去して前記凹部の表面を露出させるとともに前記凹凸構造の凸部上に前記第1導電型の半導体膜を残して前記凸部上に前記第1導電型の半導体膜と前記結晶系半導体基板との第1半導体接合領域を形成する第3工程と、前記エッチングペーストを除去する第4工程と、前記露出した前記凹部内に第2導電型の半導体膜を形成して前記凹部内に前記第2導電型の半導体膜と前記結晶系半導体基板との第2半導体接合領域を形成する第5工程と、を含む。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)