(EN) A microelectronic structure (100) has active elements (202) defining a memory storage array (204), and address inputs (206) for receipt of address information specifying locations within the storage array. The structure has a first surface (201) and can have terminals (104, 106) exposed at the first surface. The terminals may include first terminals (104) and the structure may be configured to transfer address information received at the first terminals to the address inputs. Each first terminal can have a signal assignment which includes one or more of the address inputs. The first terminals are disposed on first and second opposite sides of a theoretical plane (132) normal to the first surface, wherein the signal assignments of the first terminals disposed on the first side are a mirror image of the signal assignments of the first terminals disposed on the second side of the theoretical plane.
(FR) Une structure micro-électronique (100) possède des éléments actifs (202) définissant une matrice de mémoire (204), et des entrées d'adresse (206) pour la réception des informations d'adresse spécifiant les emplacements dans la matrice de mémoire. La structure possède une première surface (201) et peut posséder des bornes (104, 106) exposées au niveau de la première surface. Les bornes peuvent comporter des premières bornes (104) et la structure peut être configurée pour transférer aux entrées d'adresse des informations d'adresse reçues au niveau des premières bornes. Chaque première borne peut posséder une attribution de signal qui comprend une ou plusieurs des entrées d'adresse. Les premières bornes sont disposées sur les premier et deuxième côtés opposés d'un plan théorique (132) normal à la première surface, les attributions de signal des premières bornes disposées sur le premier côté sont une image miroir des attribution de signal des premières bornes disposées sur le deuxième côté du plan théorique.
