WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013050494) SIMD MEMORY CIRCUIT AND METHODOLOGY TO SUPPORT UPSAMPLING, DOWNSAMPLING AND TRANSPOSITION
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/050494    International Application No.:    PCT/EP2012/069657
Publication Date: 11.04.2013 International Filing Date: 04.10.2012
IPC:
G06F 7/78 (2006.01), H03H 17/06 (2006.01)
Applicants: ST-ERICSSON SA [CH/CH]; Chemin du Champ-des-Filles 39 CH-1228 Plan-les-Ouates (CH) (For All Designated States Except US)
Inventors: GOOSSENS, Sven; (NL).
KLOOSTERHUIS, Wim; (NL).
VAN BERKEL, Cornelis; (NL).
VAN KAMPEN, David; (NL).
ZISSULESCU-IANCULESCU, Claudiu; (NL)
Agent: STRÖM & GULLIKSSON AB; P.O. Box 793 S-220 07 Lund (SE)
Priority Data:
13/253,754 05.10.2011 US
Title (EN) SIMD MEMORY CIRCUIT AND METHODOLOGY TO SUPPORT UPSAMPLING, DOWNSAMPLING AND TRANSPOSITION
(FR) CIRCUIT DE MÉMOIRE SIMD, ET MÉTHODOLOGIE DE COMPATIBILITÉ AVEC LES FONCTIONS DE SURÉCHANTILLONNAGE, DE SOUS-ÉCHANTILLONNAGE, ET DE TRANSPOSITION
Abstract: front page image
(EN)An apparatus and method for creation of reordered vectors from sequential input data for block based decimation, filtering, interpolation and matrix transposition using a memory circuit for a Single Instruction, Multiple Data (SIMD) Digital Signal Processor (DSP). This memory circuit includes a two-dimensional storage array, a rotate-and-distribute unit, a read-controller and a write to controller, to map input vectors containing sequential data elements in columns of the two-dimensional array and extract reordered target vectors from this array. The data elements and memory configuration are received from the SIMD DSP.
(FR)La présente invention concerne un appareil et un procédé destinés à la création de vecteurs réordonnés à partir de données d'entrée séquentielles dans la perspective d'une décimation, d'un filtrage, d'une interpolation, et d'une transposition de matrices, toutes ces opérations intervenant au niveau du bloc. L'invention met ainsi en œuvre un circuit de mémoire destiné à un processeur de signal numérique ou "DSP" (Digital Signal Processor) de type "SIMD" (Single Instruction, Multiple Data), c'est-à-dire à instruction unique et données multiples. Ce circuit de mémoire comporte une matrice mémoire bidimensionnelle, une unité de permutation circulaire et de distribution, un contrôleur de lecture, et un contrôleur d'écriture. Cette structure permet ainsi, d'une part d'appliquer dans les colonnes de la matrice bidimensionnelle les vecteurs d'entrée contenant les éléments de données, et d'autre part d'extraire de cette matrice les vecteurs cibles réordonnés. Les éléments de données et la configuration de mémoire sont reçus en provenance du processeur de signal numérique SIMD.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)