WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013049224) POWER TRANSFORMER ACTIVE FLUX BALANCE CIRCUIT WITH DRIVER DEAD TIME CONTROL
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/049224    International Application No.:    PCT/US2012/057359
Publication Date: 04.04.2013 International Filing Date: 26.09.2012
IPC:
H02M 3/28 (2006.01)
Applicants: MURATA POWER SOLUTIONS [US/US]; 11 Cabot Boulevard Mansfield, Massachusetts 02048 (US)
Inventors: DRAGOJEVIC, Milan; (US)
Agent: MEDLEY, Peter; Keating & Bennett, LLP 1800 Alexander Bell Drive Suite 200 Reston, Virginia 20191-5465 (US)
Priority Data:
61/539,003 26.09.2011 US
Title (EN) POWER TRANSFORMER ACTIVE FLUX BALANCE CIRCUIT WITH DRIVER DEAD TIME CONTROL
(FR) CIRCUIT D'ÉQUILIBRAGE DE FLUX ACTIF DE TRANSFORMATEUR DE PUISSANCE À RÉGLAGE DE TEMPS MORT DE CIRCUIT D'ATTAQUE
Abstract: front page image
(EN)A converter including a DC voltage source; a transformer; a bridge circuit including first and fourth transistors in a first leg and second and third transistors in a second leg and controlled such that, when current flows in the first leg, current does not flow in the second leg and such that, when current flows in the second leg, current does not flow in the first leg; and a flux balance circuit arranged to measure the currents in the first and second legs and to control a dead time of the first, second, third, and fourth transistors based on the measurement of the currents in the first and second legs so that the currents flowing in the first and second legs are equal or substantially equal.
(FR)L'invention porte sur un convertisseur comprenant une source de tension continue ; un transformateur ; un circuit en pont comprenant des premier et quatrième transistors dans une première branche et des deuxième et troisième transistors dans une deuxième branche et commandé de manière à ce que, lorsqu'un courant circule dans la première branche, un courant ne circule pas dans la deuxième branche et à ce que, lorsqu'un courant circule dans la deuxième branche, un courant ne circule pas dans la première branche ; et un circuit d'équilibrage de flux conçu pour mesurer les courants dans les première et seconde branches et pour régler un temps mort des premier, deuxième, troisième et quatrième transistors sur la base de la mesure des courants dans les première et deuxième branches de manière à ce que les courants circulant dans les première et deuxième branches soit égaux ou sensiblement égaux.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)